Domanda di base su capacitotrs a Spectre

[steadymind]

500MSPS è elevata frequenza di campionamento e probabilmente si può utilizzare l'architettura DAC interleaved il momento di dare ur dac ridistribuzione della carica più tempo per risolvere. ciò specifiche sono u targeting per?

 

[Ravinder487]

Mi sono preoccupato solo di velocità di DAC. Può u per favore darmi delle carte buone architetture DAC interleaved. Quando ho cercato in rete per le architetture DAC ho trovato che alcuni di loro stanno avendo DNL e INL circa t 3per 4LSB.Won 'esserci qualche problema con DAC che in un ADC?

 

[Ravinder487]

Ciao a tutti, ho usato fondo tecnica di campionamento piatto in questo circuito. Anche usando questo circuito mi sto inconveniente segnale dipendente nella mia output.I non so come aggiungere interruttore fittizio per questo switch.If bootstrap uno ha un po 'di condividere idee con me plz. ancora una domanda di fondo è se aumentare il tempo di salita (anche cadere tempo) del segnale di controllo da parte di due volte perché non l'ampiezza di glitch riduce di 2 volte?

 

[erikl]

... se io aumento il tempo di salita (anche cadere tempo) del segnale di controllo per due volte perché non l'ampiezza di glitch riducono di 2 volte?

Perché l'ampiezza inconveniente dipende dal C-rapporto. I valori di C non cambiano cambiando la velocità di risposta.

 

[Ravinder487]

ma a me sembra che è qualcosa di simile a quella del convertitore di frequenza in cui la sovrapposizione di capacità coppie una certa quantità di input per output.And per diminuire problema tecnico abbiamo aumentare la velocità di variazione del segnale a via gate.Here anche di picco del glitch non riduce alla metà se si aumenta ucciso da due volte.

 

[checkmate]

In un inverter, c'è sempre un percorso a bassa impedenza per condurre tali diritti accoppiati (cioè o dai NMOS o PMOS o entrambi), quindi qualsiasi accoppiamento transitorio sarà meno evidente quando slew rate sono ridotte. Qui, non esiste un percorso a bassa impedenza. Tutte le spese accoppiati semplicemente rimanere lì, che si tratti di un accoppiamento veloce o lento giunto, fino a quando non vi siano perdite di distanza lentamente nel substrato. Ecco perché il valore della capacità commutata tappo è sempre delimitata all'estremità inferiore di 1. Matching 2. Parassiti

 

[Ravinder487]

@ Scacco matto: Anche con campionamento fondo piatto mi sto inconveniente segnale dipendente come venire su questo problema!. E anche dimensioni del transistore manichino effettuando quantità di glitch da poche decine di volts.Should la dimensione del transistore manichino essere sempre la metà di interruttore principale sempre? [COLOR = "Silver"] [SIZE = 1] ---- ------ Messaggio aggiunto a 16:59 ---------- post precedente era a 16:54 ---------- [/SIZE] [/COLOR] Nel circuito indicato di seguito sarà il GBW del opamp determina la massima frequenza di campionamento del DAC?

 

[checkmate]

@ scacco matto: Anche con campionamento fondo piatto mi sto inconveniente segnale dipendente come venire su questo problema!. E anche dimensioni del transistore manichino effettuando quantità di glitch da poche decine di volts.Should la dimensione del transistore manichino essere sempre la metà di interruttore principale sempre?

piastra inferiore costringe campionamento solo tutti (o almeno la maggioranza ) di iniezione di carica verso lo stesso nodo del commutatore, che può essere successivamente cancellata off tramite circuiti differenziali. Non ridurre eventuali "difetti". Inoltre, non gestisce gli altri non idealità. Interruttori Dummy riduce passante orologio, ma il grado di riduzione è totalmente non-affidabile. Il mezzo-dimensionamento regola fa l'ipotesi che entrambe le estremità del commutatore vede la stessa impedenza, e pertanto eventuali oneri passanti sono distribuite uniformemente su entrambe le estremità. Realisticamente parlando, come possibile è che? Infine, se si sta ancora utilizzando tappi 5FF, l'unica opzione è quella di ridurre o parassiti, o aumentare il cappuccio.

Nel circuito mostrato di seguito sarà il GBW del opamp determina la massima frequenza di campionamento del DAC?

La frequenza di campionamento massima è in gran parte determinata dal tempo di assestamento del opamp.

 

[Ravinder487]

in modo che qualsiasi accoppiamento transitorio sarà meno evidenti quando velocità di spostamento sono ridotte.

Can u plz spiegare perché è così!

 

[Ravinder487]

Infine, se si sta ancora utilizzando tappi 5FF, l'unica opzione è quella di ridurre o parassiti, o aumentare il cap

Ho cambiato la mia capacità di 20s, ma interruttore di bootstrap non esegue il monitoraggio di ingresso signal.And se la dimensione del transistore bootstrap è aumentato in modo da guidare il condensatore è conseguente grandi difetti a condensatore piastra superiore.

 

[steadymind]

aumento ur dimensioni bootstrap transistor aumenta ur tappi parassiti, quindi questo causerà un bel po 'di ridistribuzione della carica con il tappo di campionamento. se il tappo di campionamento è elevato rispetto al tappo parassita allora l'effetto sarà meno. se u sono registrando il disegno poi tappo dimensione ur in base alla corrispondenza / parassiti piuttosto che rumore.

Ho cambiato la mia capacità di 20s, ma interruttore di bootstrap non esegue il monitoraggio del segnale di ingresso

- lo switch non è progettato correttamente ...

 

[checkmate]

Ho cambiato la mia capacità di 20s, ma interruttore di bootstrap non sta inseguendo signal.And di ingresso se la dimensione del transistor bootstrap è aumentato in modo da guidare il condensatore che si traduce in grandi difetti a condensatore piastra superiore.

Allora hai considerato che si prendono di mira una frequenza di campionamento che è così alta che non è possibile ottenere attraverso il processo?

 

[Ravinder487]

lo switch non è progettato correttamente ...

interruttore che ho usato è stato collegato in precedenza, se avete qualche esperienza con circuito in grado di spiegare come migliorare quel circuito, perché per 5FF capacità esso funziona abbastanza bene

 

[Ravinder487]

@ scacco matto: Se io uso questo ciruit mi metterò uscita differenziale (Vout +, Vout-), ma credo di poter collegare solo uno dei suoi terminali a capacitor.So come posso gestire con queste uscite? Ho bisogno di usare differenziale a single ended OTA? Posso usare questo cicuit ..?

Si prega di rispondere ai miei post ....

 

[leo_o2]

L'aggiunta di transistor manichino aiuta a ridurre iniezione di carica e orologio feed-thru. Come risultato, il glitch viene soppressa.

Ho cambiato la mia capacità di 20s, ma interruttore di bootstrap non sta inseguendo signal.And di ingresso se la dimensione del transistor bootstrap è aumentato in modo da guidare il condensatore che si traduce in grandi difetti a condensatore piastra superiore.

 

[Ravinder487]

Aggiunta di transistor manichino aiuta a ridurre iniezione di carica e orologio feed-thru. Come risultato, il glitch viene soppresso.

Ma transistor manichino deve essere alimentato con segnale di controllo invertito, allora come faccio a generare segnale invertito l'interruttore bootstrap è controllato da alcuni circuitary complesso .... [COLOR = " Silver "] [SIZE = 1] ---------- Messaggio aggiunto alle 15:56 ---------- Post precedente era a 14:48 --------- - [/SIZE] [/COLOR]

campionamento Piastra inferiore costringe solo tutti (o almeno la maggior parte) di iniezione di carica verso lo stesso nodo del commutatore, che può essere in seguito annullata a via circuiti differenziali. Non ridurre eventuali "difetti". Inoltre, non gestisce l'altro non-idealità

@ scacco matto:. Nel documento che hai suggerito non è detto che avremo solo l'iniezione di carica fissa e fissa passanti, ma io ' m ottenendo iniezione di carica segnale dipendente.

 

[checkmate]

Questo perché si è completamente ignorato che il problema ha una componente parassitaria, che ho il sospetto è un fattore importante, con un berretto 5FF, e non solo di iniezione di carica e passante orologio. Si dovrebbe cercare di valutare le architetture alternative, o provare una sorta di architettura interleaved per abbassare la frequenza di campionamento.

 

[Ravinder487]

Quale valore di capacità che pensi sia appropriato? un'altra domanda è se il risultato è solo di iniezione di carica fissa e passante orologio fisso non può che pensare alla sua come unico errore di offset e rimuoverlo con un traslatore di livello piuttosto utilizzare un opamp differenziale?

Non architettura interleaved dire con due ADC parallele?

 

[steadymind]

1. è possibile utilizzare il circuito amplificatore mostrato in nostro post finché fornisce guadagno e larghezza di banda necessaria u 2. provare qualche interruttore (gate di trasmissione di base e bootstapped) con valori diversi (cap 5f, 20f, 100f, 200f) - u troverà il glitch per ridurre u aumentare il tappo. manichino sono utili nel ridurre orologio passanti e in una certa misura di iniezione di carica. bootstrap richiede tensioni che vanno sopra di te normale VDD - affidabilità, così sarà un problema. 3. interleaved ADC dire parallelo ADC architecure. (Ex) u può avere 2 ADC lavorano a 250MSPS e gli ingressi e le uscite ci mux. 4. u avrà sempre un qualche errore di campionamento sugli ingressi fino a quando l'errore non è il segnale dipende allora la u può considerarli da compensare (errori cc) se la struttura uso u differenziale l'errore si presume che la stessa e avranno respinto dal opamp a causa della sua CMRR.

 

[Ravinder487]

Grazie a tutti, ho cambiato condensatore 10pF, ora di iniezione di carica è inferiore 20mV.But mio campione e tenere circuito sta prendendo in giro 600PS per monitorare tensione di ingresso, qualcuno mi può suggerire qualche campione ad alta velocità e tenere i circuiti che non hanno amplificatori operazionali in loro.