Schema V / S HDL

pensare bout u quando si connette mila n migliaia di spilli insieme in sch ...HDL b sarebbe molto più facile ....

EMM ..Come bout macchina a stati finiti ...come wad echo47 citato ..è un lavoro molto tendious ...uso HDL ...e facilità tutte le attività ...

saluti,
sp

 
c'è qualche VHDL per sch "moduli" blocco traduttore?.Voglio dire, separando VHDL in moduli fare clic su un giusto e "watch" somekind uno sch di moduli e Interconexión tra di loro?(non solo come sch informativo, necessario l'architettura dei moduli).

 
Dopo che ho compilare un progetto di HDL con Xilinx ISE, posso eseguire "Visualizza RTL Schematic" per vedere un diagramma della logica sintetizzata.E 'irregolare e disordinata, ma a volte utile.Synplify ha una funzione simile.

 
Dieci anni fa, ho usato la cattura schematica con FPGA Xilinx 4000-series.Che era un lavoro noioso!Quando gli strumenti HDL si sono resi disponibili alcuni anni più tardi, ho pensato io Verilog e entro una settimana mi stava progettando cose dieci volte più veloce rispetto a prima.Non ho mai guardato indietro una volta.
Last edited by echo47 il 16 feb 2006 1:38, modificato 1 volta in totale

 
- Diventa buono come si può con HDL perché questo è il futuro.Le aziende e le scuole stanno migrando lontano da schemi per la maggior parte.
- Più facili da progettare e mantenere.Tornare indietro e guardando il codice HDL è scritto correttamente le osservazioni è molto più facile che cercare di decifrare un schemtic.
- Compilatori HDL sono buone e sempre meglio il tempo.
- Una volta che un disegno diventa più grande di qualche centinaio di porte direi schemi sono fuori discussione.Chi ha il tempo.
- Portabilità, ma che è già stato detto.

Non sto dicendo schemi stanno andando a scomparire.Ci sarà un posto per loro per un bel po 'di tempo.Ma per gli ingegneri nuovi e nuovi progetti, non si preoccupano neppure con schemi, verranno Hold You Back.

 
Iouri ha scritto:

portabilità ..
Come si può transffer schematica tra @ ltera e Xilinx o per farlo in Modelsim
 
portabilità ..Come si può transffer schematica tra Altera e Xilinx o per farlo in Modelsim

 
Io uso una combinazione di entrambi, mi distinte moduli VHDL, e poi ho messo tutto assieme per mezzo di uno strumento di schemi.O se un modulo è un semplice circuito lo faccio subito da schematico.

 
A

Alexz

Guest
Quali sono i vantaggi e gli svantaggi di usare schemi di codifica su HDL (in particolare VHDL) e di fronte per la progettazione di dispositivi CPLD?

 
In genere, CPLD la maggior parte sono grandi fan-in e porte e un piccolo numero di flop.Se volutamente la struttura schematica, si può forzare di più in una logica di CPLD con schematica che con HDL.Tuttavia, se non generano il tuo schema con la topologia della CPLD in mente, allora sarà interpretato proprio come il colesterolo HDL e si è in balia del compilatore.
In generale, HDL è la strada da percorrere per progetti futuri.Ciò è perché molti produttori stanno riducendo il supporto per schematico.Il compilatore viene continuamente migliorato per HDL, che alla fine lo schema spesso ottenere solo correzioni di bug importanti.

Si può sempre dare il meglio di entrambi i mondi, dal momento che è possibile creare un'istanza primitive logica all'interno del codice HDL.Pertanto, è possibile chiamare primitive che corrispondono esattamente come si sarebbe filo di essa in una schematica.

---- SteveAggiunto dopo 32 secondi:
In genere, CPLD la maggior parte sono grandi fan-in e porte e un piccolo numero di flop.Se volutamente la struttura schematica, si può forzare di più in una logica di CPLD con schematica che con HDL.Tuttavia, se non generano il tuo schema con la topologia della CPLD in mente, allora sarà interpretato proprio come il colesterolo HDL e si è in balia del compilatore.
In generale, HDL è la strada da percorrere per progetti futuri.Ciò è perché molti produttori stanno riducendo il supporto per schematico.Il compilatore viene continuamente migliorato per HDL, che alla fine lo schema spesso ottenere solo correzioni di bug importanti.

Si può sempre dare il meglio di entrambi i mondi, dal momento che è possibile creare un'istanza primitive logica all'interno del codice HDL.Pertanto, è possibile chiamare primitive che corrispondono esattamente come si sarebbe filo di essa in una schematica.

---- Steve

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top