Ho bisogno di aiuto su come posso utilizzare punto fisso nella progettazione FPGA sto usando ISE, par exemple, quando voglio usare 3.2, quando uso il numero reale non può sintetizzarlo.
Ho bisogno di aiuto su come posso utilizzare punto fisso nella progettazione FPGA sto usando ISE, par exemple, quando voglio usare 3.2, quando uso il numero reale non può sintetizzarlo.
Sto utilizzando core FFT Xilinx, tutti i miei ingressi non hanno std_logic_vector (intero), ma l'uso di base quindi come punto fisso e non se il risultato è vera causa le uscite sono punto fisso, ma so che la parte diversa delle uscite.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
