interfaccia VGA

[alieeldin]

Ho Spartan3 FPGA
Voglio semplice codice VHDL o Verilog di interfacciarsi con VGA
grazie per qualsiasi aiuto<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[news]

Mark Zuckerberg rozmawiał z Barackiem Obamą o inwigilacji w Internecie. W podobnym czasie Edward Snowden mówił uczestnikom festiwalu SXSW o konieczności szyfrowania sieciowej aktywności. Czy wolny Internet to przeszłość? O potrzebie ochrony danych i sposobach zachowania prywatności opowiada Paweł Wujcikowski, ekspert ds. bezpieczeństwa Spy Shop.

Read more...

 

[KiB]

U può controllare www.opencores.org
c'è un progetto su VGA controller

 

[samcheetah]

KiB ha scritto:

U può controllare www.opencores.org

c'è un progetto su VGA controller

 

[Preet]

quanti bit ur utilizzando per il colore, non kit ur appartenere a qualche società o ur progettare il kit

 

[Bingo600]

Io vi è un disegno VGA su Xess.com

/ Bingo

 

[syj0815]

http://www.cs.unc.edu/ ~ stewart/comp290-ghw/vga2.html

 

[echo47]

Ho scritto questa piccola cosa per la Xilinx / Digilent Spartan-3 Starter Kit di bordo.E 'animato piazze display a colori e del rumore sul VGA 800x600 72Hz:

Alcune delle linee sono lunghe, quindi attenzione della line-wrap:
Codice:

Modulo vga (clk50, VGA_Red, VGA_Green, VGA_Blue, VGA_HSYNCH_N, VGA_VSYNCH_N);

cbits parametro = 8;

Ingresso clk50;

reg [cbits-1: 0] count = 0;

reg [32:0] LFSR = 0;

reg [10:0] hcount = 0;

reg hlast = 0, hgate = 1, hsync = 0, htype = 0;

reg VGA_HSYNCH_N output = 0;

reg [9:0] vcount = 0;

reg vgate = 1, vsync = 0, vtype = 0;

reg VGA_VSYNCH_N output = 0;

reg VGA_Red output = 0, VGA_Green = 0, VGA_Blue = 0;sempre @ (posedge clk50) begin / / VGA 800x600 72 Hz

LFSR <= (LFSR, LFSR [32] ^ ~ LFSR [19], LFSR [31] ^ ~ LFSR [18], LFSR [30] ^ ~ LFSR [17]);

hlast <= (hcount == 1040-2);

hcount <= hlast?
0: hcount 1;

hgate <= hlast?
1: (hcount == 800-1)?
0: hgate;

htype <= (hcount == 400-1)?
1: (hcount == 800-1)?
0: htype;

hsync <= (hcount == 856-1)?
1: (hcount == 856 120-1)?
0: hsync;

VGA_HSYNCH_N <= hsync;

<vcount = ~ hlast?
vcount: (vcount == 666-1)?
0: vcount 1;

<vgate = ~ hlast?
vgate: (vcount == 666-1)?
1: (vcount == 600-1)?
0: vgate;

<vtype = ~ hlast?
vtype: (vcount == 300-1)?
1: (vcount == 600-1)?
0: vtype;

vsync <= ~ hlast?
vsync: (vcount == 637-1)?
1: (vcount == 637 6-1)?
0: VSYNC;

VGA_VSYNCH_N <= vsync;

count <= count (hlast & (vcount == 600-1));

VGA_Red <= hgate & vgate & ((vtype, htype ^ vtype) == count [cbits-1: cbits-2]? LFSR [0]: (vtype, htype ^ vtype) == (count [cbits-1: cbits -2] ^ 2'd2)? LFSR [0]: hcount [5] ^ vcount [5]);

VGA_Green <= hgate & vgate & ((vtype, htype ^ vtype) == count [cbits-1: cbits-2]? LFSR [0]: (vtype, htype ^ vtype) == (count [cbits-1: cbits -2] ^ 2'd3)? LFSR [1]: hcount [6] ^ vcount [6]);

VGA_Blue <= hgate & vgate & ((vtype, htype ^ vtype) == count [cbits-1: cbits-2]? LFSR [0]: 0? LFSR [2]: hcount [7] ^ vcount [7]) ;

fine

endmoduleModulo top (sys_clk, VGA_Red, VGA_Green, VGA_Blue, VGA_HSYNCH_N, VGA_VSYNCH_N);

Ingresso sys_clk;

uscita VGA_HSYNCH_N, VGA_VSYNCH_N, VGA_Red, VGA_Green, VGA_Blue;vga VGA1 (. clk50 (sys_clk),. VGA_Red (VGA_Red),. VGA_Green (VGA_Green),. VGA_Blue (VGA_Blue),. VGA_HSYNCH_N (VGA_HSYNCH_N),. VGA_VSYNCH_N (VGA_VSYNCH_N));

endmodule

 

[Dainis]

http://www.xess.com/ho03000.html
http://www.xess.com/appnotes/an-103005-vgagen.html
http://www.xess.com/appnotes/an-101204-vgagen.pdf
http://www.xess.com/appnotes/vga.pdf
e guardare più in questa pagina ...http://www.fpga4fun.com/PongGame.html

 

[nand_gates]

Migliore è Xr16 design questo ha incorporato controller VGA.Ho provato anche questo bene!
Esso si ispira la linea e le stampe di testo sul monitor VGA!

http://www.fpgacpu.org/xsoc/xr16.html