In IO pad, perché abbiamo bisogno di un galleggiante Bene?

[bluestatic]

Un sacco di progettazione IO uso galleggiante Nwell sulla PMOS transistor d'uscita.Per l'ingresso di cellule IO, I guess questo ha a che fare con 5V tolleranza.Ma perché abbiamo bisogno di un galleggiante Nwell della produzione delle cellule.
Ogni uno ha un quadro chiaro su questo tema?

 

[news]

Pomimo tego iż SONY aktualnie walczy o dominację na rynku konsol i smartfonów, stara się nie zapominać o bardziej wyrafinowanych użytkownikach. Wprowadzona w zeszłym roku seria α7 maiła swoje zalety, lecz i również dość irytujące wady, które nie pozwalały uzyskać tym urządzeniom statusu ''alternatywy'' dla lustrzanek. Jednak ostatnio japoński ...

Read more...

 

[Colbhaidh]

Per logica 3.3Volt IO, s, che devono essere 5Volt tollerante, un modo di garantire che la porta PMOS ossido non vede tutta 5.5Volts è di utilizzare i pozzi galleggianti.

 

[sunking]

http://patimg1.uspto.gov/.piw?docid=US006545506&PageNum=2&IDKey=53466D63A704&HomeUrl=http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO2% 2526Sect2 = HITOFF% 2526p = 1% 2526u = / netahtml / search-bool.html% 2526r = 1% 2526f% 2526l = G = 50% = E 2526co1% 2526d = ptxt% 2526s1 = 6545506 = 6545506% 2526OS% 2526RS = 6545506

 

[rambus_ddr]

Per proteggere l'incollaggio del filo collegato al precedente, quando l'incollaggio