Hai bisogno di aiuto con 12 bit SAR ADC progettazione

[vladimir1984]

Ciao a tutti! Io disegno un po 'di carica 12 redistribuzione ADC. Ho fatto una panoramica di molte IEEE JSSC articoli e libri e si fermò sull'articolo Gilbert Promitzer IEEE "a 12 bit a bassa potenza completamente differenziale Condensatore commutato Noncalibrating ADC ad approssimazioni successive con 1 MS / s". Ma non ho problemi. Seguendo l'idea di questo articolo ho fatto binario ridistribuzione ponderato per l'8-bit MSB di matrice capacitiva e la stringa di resistenze DAC per lo scorso 4 bit di. In un primo momento una ridistribuzione della carica procedere oltre questo 8 condensatori binari ponderati, una di quello che deve essere risolto in ultimi 4 bit sul DAC resistivo, ma po 'non capisco come per eseguire la conversione di questi ultimi 4 bit su DAC resistivo, come collegare DAC capacitivo con resistivo per eseguire la conversione degli ultimi 4 bit? Un grande grazie! IEEE è articolo può trovare al seguente link http://www.edaboard.com/viewtopic.php?p=618095 # 618095

 

[kytan]

È possibile trovare l'analisi e come farlo di Allen e prenota Holberg sul capitolo in ADC, spiega molti topologia diversa DAC ibrido per l'uso in SAR ADC

 

[fredflinstone]

Ciao Vladimir, penso che u può semplicemente collegare il nodo di uscita del DAC a 4 bit resistivo alla piastra inferiore dell'unità condensatore C e fare il processo rimanente bit. È il vostro binario 8 bit DAC condensatore ponderazione. Perché non u dividere il DAC PAC in due e usare il coperchio del giunto. Ciò consentirà di ridurre l'area complessiva di progettazione così come l'aiuto nella prova bit MSB risolvere la presenza di condensatori MSB può essere di molto più piccolo di dimensioni. Fare riferimento libro Bakers di questo sistema di suddivisione del DAC in due. Spero che questo aiuti riguarda Fred

 

[mickey_melomane]

E 'un lavoro molto semplice ... Si dispone di una rete voce ponderata capacità, C / 2, C / 4, C / 8 e C / 8 ... Ora collegare una rete simile di capacitanze C1 / C1 2/4 C1 / 8 e C1 / 8 in serie con il braccio capacitanza ultimo (il bottommost C / 8) ... in questo caso, il valore della capacità ultima deve essere modificato in modo che, quando tutti gli interruttori sono chiusi, la capacità effettiva della rete totale è "C" ... [Size = 2] [color = # 999999] Aggiunto dopo 47 secondi: [/color] [/size] Mail me se la u ha qualunque problema ... Sto progettando il mio SAR questo modo solo ... [Size = 2] [color = # 999999] Aggiunto dopo 1 minuti: [/color] [/size] in realtà il mio metodo sostituirà ur rete resistiva con un'altra rete di capacità, riducendo così al minimo i problemi di resistenza abbinate ...

 

[purush2007]

ciao, ho iniziato la mia tesi in questo momento .. ho assegnato 10 bit SAR, meno di 1 MW, 100 kSPS .. completamente in analogico .. non so spezie e Cadance ... qualcuno mi può dare lo schema di spezie per SAR semplici o di base ... in modo che io possa avere qualche idea e procedere con quella ... please help me ..

 

[piyush.kanodiya]

im lavorando su DAC carica ridistribuzione ... Do u hanno alcuna idea su di esso .. si prega di postare .. thnks Piyush