Come specificare la tensione di Vcom delta sigma modulatore

B

BackerShu

Guest
Ciao
a tutti.Una domanda su specificando il delta sigma 2rd modulatore che a te.
Il modulatore che ho scelto è mostrato in
Fig. 1:<img src="http://images.elektroda.net/63_1211209482_thumb.jpg" border="0" alt=""/> Ecco somethings sul amplifer (o integratore) e di confronto.La tensione di alimentazione del modulatore è 1.8V
Amplificatori: l'ingresso di modo comune è 0.7V di tensione, e la tensione di uscita è di 0-1.4v.L'integratore
di guadagno è 1 / 2.Le due fasi integratore funziona bene quando ho impostato Vcmi 0.7v e utilizzando 0V a sostituire il feedback tensione Vref e Vref-.
Comparator: Funziona bene sul campione orologio 6.4MHz.
In ultimo, collegare tutte le parti per verificare se il modulatore opere.Il circuito di retroazione I design è mostrato in fig2.<img src="http://images.elektroda.net/53_1211210538_thumb.jpg" border="0" alt=""/> Se R e S sono il risultato del confronto, S2 e S2B sono l'orologio del segnale, e il simbolo TG è un semplice interruttore CMOS.
Nella simulazione, ho impostato Vref 1.4v, Vref-0V e Vcmi 0.7v.But modulatore
delle prestazioni non è right.I pensare i problemi può essere trovata in questo due aspetti.
1) ho sbagliato impostare il valore di Vref e Vref-Vcmi
2) I commenti che ho deciso non è adatto per il modulatore.
Please help me!Grazie in anticipo!

Saluti!
BackerShu

 
hi BackerShu,

il transistor collegato al Vref dovrebbe essere pmos, altrimenti nmos sempre tagliate.

l'impostazione di Vref e Vref-Vcmi è giusto.

 
Hi jiangxb

R e S sono i risultati della SR fermo dopo il confronto.Sono contrario.A mio parere,
se S è 1, il feedback di tensione deve essere Vref , altrimenti-Vref.Quindi penso che il transistor collegato al Vref dovrebbe essere nmos.E il feedback di tensione tranfered da TG quando l'orologio è abilitare S2.Ho ragione?
Se è sbagliato,
vorrei avere qualche incomprensione di come il circuito di feedback del modulatore opere.Può spiegare a me, più in particolare.Grazie mille!

BackerShu

 
hi BackerShu,

sì, hai ragione.nmos ma non può essere utilizzato per il trasferimento ad alta tensione,
in modo sostituire nmos collegato al vref da pmos e controllo che
la porta da R.

 
Hi jiangxb.
Scusa per la mia risposta in ritardo!Ho cambiato il feedback circuito come lei ha suggerito, e funziona meglio di prima.Grazie mille!

Un'altra domanda a preoccuparsi di tutti! Figura 1 mostra i risultati della simulazione del Delta Sigma 2rd modulatore.<img src="http://images.elektroda.net/54_1211368047_thumb.jpg" border="0" alt=""/> Se la Outn e Outp sono le negtive e positivo outpue del secondo integratore, S è l'uscita del latch SR dopo il termine di confronto, e Vin è l'ingresso signal.I pensare il risultato non è giusto, perché
1) il problema di Outn e Outp sono troppo grandi
2) S e Vin non sono sotto il corretto rapporto come princple del 2rd modulatore.
Per favore mi dica dove la promble può essere nel mio circuito.Grazie!

PS: Non so se ho fornire informazioni sufficienti per voi di aiutarmi.Puoi chiedere a me di mostrare le informazioni sul circuito e le simulazioni che si desidera.

 
hi BackerShu,

sì, i risultati sembrano corrette.Io suggerisco che simula il modulatore utilizzando ideale opamp.poi il caricamento del modulatore e risultati della simulazione.

 
Io ho voluto utilizzare l'ideale opamp.Ma io cann't trovare un differenziale opamp nella mia cadenza strumenti.Che cosa posso fare per trovare un ideale pienamente differentiao opamp?

In altra parte, ho provato a fare un po simulazioni per dimostrare che l'opamp che ho progettato in grado di soddisfare l'esigenza del modulatore.Fig. 1 è l'uscita di due fasi integratore da 200mv sine segnale di ingresso.<img src="http://images.elektroda.net/21_1211375605_thumb.jpg" border="0" alt=""/>
Anythings altro potrei fare per verificare se il opamp è adatto? Grazie!

Saluti!

 
Io uso l'ideale opamp in hspice da vcvs e penso che ci sia un ideale opamp come vcvs in cadenza, troppo.
Visitare il seguente per maggiori dettagli.
ftopic97730.html

 
hi BackerShu,

costruire ideale completamente differenziale opamp utilizzando vcvs e fonte di tensione, come qui di seguito.il guadagno di tensione E1 ed E2 è 10000 o più.
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 
Hi jiangxb.
Ho costruito un ideale pienamente opamp secondo grafico è mostrato in precedenza e impostare thevoltage il guadagno di E1 ed E2 a 100000.Il opamp opere well.But quando utilizzarlo per sostituire il opamp che ho progettato, si è verificato un errore.Si dice che la trascrizione di simulazione non è la convergenza.Ho cercato di rendere la convergenza, ma ho fallito.Fig. 1 è il risultato prima l'errore happened.Fig 2 è la designazione dei errore.Aggiunto dopo 36 minuti:

<img src="http://images.elektroda.net/20_1211465802_thumb.jpg" border="0" alt=""/>
<img src="http://images.elektroda.net/44_1211467077_thumb.jpg" border="0" alt=""/>
 
hi BackerShu,

in generale la causa di convergenza non è varia e complessa,
in primo luogo si deve controllare il circuito di garantire è corretto, in secondo luogo è possibile modificare alcune impostazioni di simulazione, ad esempio, di perdere i criteri di convergenza,
vale a dire reltol, vabstol e iabstol, o aumentando gmin, o cambiando l'integrazione metodo di gear2, ecc.

risultati della simulazione dal vostro credo forse il riferimento feedback è inverso, cambiare il feedback polarità e riprovare.

 
Jiangxb Hi!

Controllare il circuito con attenzione e assicurarsi che sia corretto in base alle structe del modulatore che io prima di caricare.

Inoltre ho cercato di perdere i criteri di convergenza e trasformato il metodo di integrazione gear2.Ma il problema non può essere sopraffatto.

Qualcosa suggerisce che non vi può essere qualcosa di sbagliato con l'ideale opamp che ho constructed.Fig 1 è l'ideale opamp che ho costruito.<img src="http://images.elektroda.net/36_1211530760_thumb.jpg" border="0" alt=""/> quando ho messo in un integratore di uno stadio (Fig. 2), la simulazione è una convergenza, ma il risultato mostrato in
Fig. 3 non è diritto a confronto il risultato (Fig. 4), che ho avuto con il opamp che ho progettato.<img src="http://images.elektroda.net/28_1211531092_thumb.jpg" border="0" alt=""/>
<img src="http://images.elektroda.net/55_1211531227_thumb.jpg" border="0" alt=""/>
<img src="http://images.elektroda.net/45_1211531859_thumb.jpg" border="0" alt=""/> Sono stato il motivo per guardare tutto il giorno.Ma non ha ottenuto nulla di utile.Fig. 6 è le impostazioni del vcvs nel opamp ideale.C'è qualcosa di sbagliato?<img src="http://images.elektroda.net/65_1211531989.jpg" border="0" alt=""/>Saluti!

 
hi BackerShu,

avete costruito inesatte ideale opamp diversi da quello che ho fornito.vin e vin-è inverso.minimo e massimo della tensione vcvs dovrebbe essere fissato a 0.7V e 0,7 V.

 
Hi jiangxb.

L'ideale opamp ora funziona bene e il circuito è la convergenza.Ma il risultato della simulazione 2rd modulatore consisteva nella opamp ideale e il confronto che ho progettato in
Fig. 1 mostra non è ancora a destra.<img src="http://images.elektroda.net/91_1211555227_thumb.jpg" border="0" alt=""/> V11 e V11, è il nodo tra S1 e C1 nella struttura del modulatore caricare sopra.Ci sono tanti glitchs a questi due nodes.But V11-V11-sembra essere giusto.E anche il confronto sembra funzionare bene.Ma il risultato finale S non è l'alternanza di 1 e 0 in ogni ciclo come ci aspettavamo.Non riesco a capire il motivo.Le cose sembrano essere tutti i diritti, senza il risultato finale.Se il problema mag-in?Grazie!

PS: la frequenza del segnale di ingresso è 25KHz, e la frequenza di campionamento è 6.4MHz.

 
hi BackerShu,

si può caricare la figura in modo esteso i transitori di tensione in grado di identificare in una fase di clock, e includere un maggior numero di risultati, come l'ingresso e l'uscita di ogni opamp?

 
Hi jiangxb

Grazie!
Fig. 1 lo schema del modulatore 2rd<img src="http://images.elektroda.net/84_1211778018_thumb.jpg" border="0" alt=""/> Fig. 2 l'orologio per il circuito (SXB è il invertion di Sx)<img src="http://images.elektroda.net/91_1211778108_thumb.jpg" border="0" alt=""/> Fig. 3 e 4, i risultati<img src="http://images.elektroda.net/36_1211778163_thumb.jpg" border="0" alt=""/>
<img src="http://images.elektroda.net/79_1211778282_thumb.jpg" border="0" alt=""/> Fig. 5 e 6, la figura di fig3 ampliato e 4<img src="http://images.elektroda.net/99_1211778451_thumb.jpg" border="0" alt=""/>
<img src="http://images.elektroda.net/71_1211778922_thumb.jpg" border="0" alt=""/>
 
hi BackerShu,

quanto è la capacità del condensatore in ogni modulatore?che hai la carta di cui al?

 
Hi jinagxb

Il campione è 2.5pF condensatore, e il feedback è 5pF condensatore, nei due integratori.
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 
la struttura del modulatore è del paper.But disciplinare non è la stessa.Nella mia concezione, il tasso di oversample è 128 (fin = 25KHz, fs = 6.4MHz).

 
hi BackerShu,

forse la causa è la saturazione di integratore.diminuzione della tensione di feedback di riferimento, per esempio, vref 1.05V e vref-0.35V, e riprovare.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top