Come progettare un FIFO asincrono utilizzando il codice VHDL?

H

hemang_mistry

Guest
[Color = blue] [/color] Ciao a tutti, oggi sto cercando di progettare un FIFO asincrono mediante codifica VHDL. Qualcuno mi può suggerire alcuni metodi di progettazione FIFO asincrono.
 
Dwa dni temu informowaliśmy o pracach nad nową wersją sterowników dla karty GeForce GTX 970. Jak zapewne powszechnie wiadomo, model ten ma problemy z szybkością pracy części pamięci, która ma pojemność 0,5 GB. Owe sterowniki miały rozwiązać ten problem. Były nawet domysły, że za ich pomocą zostanie aktywowana dodatkowa pamięć podręczna drugiego poz...

Read more...
 
Hi hemang_mistry, Welcome to elektroda! La cosa veramente bella di questo forum è che ha una grande funzione di ricerca. Se vai alla funzione di ricerca e cercare "fifo asincrona" con "ricerca di tutti i termini" selezionati troverete un sacco di post che trattano FIFO asincrone. Se quelli non sono di aiuto, il follow-up questo post o PM (mail personale) me. Cheers, Radix
 

Welcome to EDABoard.com

Sponsor

Back
Top