Q
questionmark
Guest
Hi there,
Sto progettando un FPGA.Corre a freq clcok di 100MHz.Ho bisogno di campione di un ingresso asincrono al di fuori di FPGA.E 'un segnale lento, la freq è 100Hz (si prega di notare: non MHz), e l'aumento / EDGE di cui è lenta (circa 5 noi), e la variazione del periodo è di circa il 10%.Voglio contare il periodo di tempo di tale segnale.Cosa devo fare?Per esempio il segnale direttamente con 100MHz di clock o dividere l'orologio ad una molto più lento e che utilizzare il clock generato per esempio il segnale?Grazie!
Sto progettando un FPGA.Corre a freq clcok di 100MHz.Ho bisogno di campione di un ingresso asincrono al di fuori di FPGA.E 'un segnale lento, la freq è 100Hz (si prega di notare: non MHz), e l'aumento / EDGE di cui è lenta (circa 5 noi), e la variazione del periodo è di circa il 10%.Voglio contare il periodo di tempo di tale segnale.Cosa devo fare?Per esempio il segnale direttamente con 100MHz di clock o dividere l'orologio ad una molto più lento e che utilizzare il clock generato per esempio il segnale?Grazie!