Xilinx ISE Coregenerator ... è davvero utile?

[vahidkh6222]

Io non sono sicuro di ISE COREgenerator ....possiamo dire che questo è come compilatore di altri che non sono ottimizzate la codifica manuale?!
la mia domanda è: è il risultato finale di queste coregeneratore automatici, più ottimizzato di auto-scritto il codice VHDL?o è solo un altro Wizzard che solo semplificare alcune cose semplici?!

 

[news]

<img src="http://gallery.dpcdn.pl/imgc/News/60481/g_-_550x412_-_s_60481x20150120204606_0.jpg" alt="image" />Skoro nadal nie doczekaliśmy się smartfonów pracujących tydzień bez potrzeby ładowania, to warto zainteresować się nowym rozwiązaniem od Microsoft Research. System AutoCharge pozwoli nam zapomnieć o codziennym podłączeniu naszego urządzenia do gniazdka. Smartfon byłby ładowany bezprzewodowo z wykorzystaniem światła.

Prawdopodobnie najbardziej irytującym elementem współczesnych smartfonów,…<img src="//feeds.feedburner.com/~r/dobreprogramy/Aktualnosci/~4/9wjuvRCii4A" height="1" width="1" alt=""/>

Read more...

 

[vahidkh6222]

voglio dire è che un'istanza di alcuni Macrocelle all'interno del FPGA o, a soli codici automatico generato?

 

[Big Boy]

Essa viene usata per passare insieme core IP.Per esempio, se Xilinx fare un nucleo PCI, non può decidere di dare la fonte, ma coregen utilizzando, l'IP è pre-sintetizzato e ha generato come un file EDIF targetted / ottimizzato per il vostro specifico FPGA (3 Spartan, Virtex 2,. ..), insieme a wrapper codice Verilog e VHDL.

Direi che Xilinx fanno del loro meglio per rendere l'applicazione quanto più possibile ottimizzato per il loro tessuto di FPGA.

È sempre possibile scrivere a mano il proprio core.Uso CoreGen se si desidera utilizzare Xilinx core IP.

Si noti che CoreGen non è lo stesso la procedura guidata di architettura.La procedura guidata creerà l'architettura semplice costruisce, insieme al codice sorgente completo.La procedura guidata architettura è utilizzato semplicemente per semplificare l'istanziazione di Xilinx costrutti (dove coregen viene utilizzato per creare un'istanza di full-sized core complesso).Ad esempio, quando si utilizza il DCM, questo darà una procedura guidata passo per passo, e di generare codice sorgente lungo.

Big Boy

 

[Blowfishie]

Prendiamo il caso di scrivere un FIFO.
right away.

Potete scrivere il vostro, per certo, ma perché preoccuparsi quando la procedura guidata Coregen chiede solo per i parametri della FIFO di progettazione e crea qualcosa che funziona
subito.

Potreste essere in grado di fare un disegno più ottimizzato.Si può istanziare direttamente primitive nel codice e hand-place/route nell'editor FPGA.Se lo fai, sei volte a spingere ogni ultimo Hz delle prestazioni fuori dalla FPGA.

È che ciò che si intende o è il momento di mercato più importanti rispetto alle partite di ottenere uno-su-un tempo con il tessuto FPGA?

 

[xugefu]

Nella mia esperienza, quando voglio attuare un blocco di memoria più grande, devo usare core IP in modo che io possa utilizzare la memoria flash sulla scheda FPGA (PCB).In caso contrario, FPGA sarà systhesize mio blocco di memoria utilizzando FFS e che si esaurisce tutti i FFs utilizzabile all'interno di FPGA.

 

[JaneZhong]

A mio parere, l'auto-scritto il codice VHDL è più flessibile.Ma se hai bisogno di progettare un modulo universale e complesso, è possibile utilizzare il coregenerator per aiutare il vostro progetto a causa del disegno ottimizzato da Xilinx