Xilinx EDK aiutare

[raylay]

Io seguo la EDK6.1 i tutor.when generare netlist, l'errore di uscire,
-------------------------------------------------- --------------

(Entra Console)
Progetto Aperto.
Comando bash-c "cd / xygdrive/e/temp/XilinxReferenceSystems/plb_ssp3_v1_00_a /; make-f system.make netlist; uscita;" Started ...
*********************************************
Creazione di netlist per l'hardware del sistema disciplinare ..
*********************************************
platgen-p xc2vp7fg456-6-lang VHDL-st xst system.mhs
Uscita 6.1i - platgen EDK_G.12
Copyright (c) 1995-2003 Xilinx, Inc. Tutti i diritti riservati.

ERRORE: MDT - Velocità non valida '-6'ERRORE: MDT - platgen non con errori!

Done.

make: *** [esecuzione / system.ngc] Error 2
Fatto.

-------------------------------------------------- -----------------------
ma non ho potuto modificare la velocità opzione!

Grazie per la vostra consulenza!