What's SystemC e SystemVerilog

T

tybhsl

Guest
In alcuni Lettes, spesso usano SystemC e SystemVerilog?cosa sono?Grazie.

 
SystemC è una libreria aggiunto al C , potrebbe fare la modellazione del sistema.
Verilog sistema è un nuovo linguaggio per la progettazione e la verifica.

 
SystemC e SystemVerilog sono nuovi sviluppi nel campo ASIC.questi develpoments soprattutto migliorare le caratteristiche del sistema e la verifica ASIC

 
Entrambi sono utili per la modellazione a livello di sistema.

 

Welcome to EDABoard.com

Sponsor

Back
Top