vincolo ise7.1i

[voho]

Ciao a tutti,

Quando i miei attuare i design hanno questo errore:

Vincolo non è stato raggiunto
NET "clk" TNM_NET = "clk";
Timespec "TS_clk" = PERIODO "clk" 100 MHz ALTA 50%;

nel leggere i report:

clk: richiesta di 10ns reale: 10.5ns

Come evitare questo errore io voglio fare il mio progetto a 100Mhz

Saluti

 

[Gliss]

Hi voho,
Sembra che il tool Xilinx vi sta dicendo è che non possono soddisfare vincoli temporali.Guardate la sua relazione in forma e trovare la frequenza massima di funzionamento del sistema.Hai provato a impostare le proprietà di sintesi per dire in modo esplicito per ottimizzare la velocità?Nella struttura di processo per il tuo tasto destro del mouse sul progetto "sintetizzare - XST", scegliere "Synthesis Options".Per la "Ottimizzazione Goal" scegliere "Speed".Per la "Optimization Effort" scegliere "High".Ci sono altre opzioni di sintesi è possibile utilizzare per avvicinarsi al tuo margini di temporizzazione, come la modifica del moltiplicatore di stile, cambiando macchina a stati di codifica o un'istanza di parti specifiche Xilinx.Si potrebbe anche considerare l'utilizzo di un diverso strumento di sintesi, non dovete rimanere con Xilinx.Si può sintetizzare e target parti Xilinx con Synplify, DC-FPGA, E LeonardoSpectrum per esempio.
Le uniche opzioni altri mi viene in mente sono di ricodificare il vostro disegno, riprogettare il sistema, o rilassarsi i vincoli temporali.
-Chris

 

[Sparc]

Hi voho!
Le opzioni di default da Xilinx sono sempre i migliori, ma è ancora possibile giocare con alcune ottimizzazioni di cui Gliss.Come stai dando il vostro vincolo di 100 MHz?E come ha fatto u fare sintesi?Voglio dire XST o Synplicity?

 

[echo47]

Eseguire l'analizzatore tempi ISE (trce) per individuare la parte più lenta del vostro disegno.Ti dirà che sta prendendo netto 10,5 ns.Poi pensare ai modi per ridisegnare quella sezione in modo che possa andare un po 'più veloce.

 

[bibo1978]

fare attenzione che il vincolo temporale dovrebbe essere del 10% più grande rispetto dei vincoli reali.
per migliorare il vostro vincolo temporale uso di chiusura STANZIAMEN tempi, nel tuo caso mi suggeriscono che è possibile aumentare lo sforzo PAR e spero che questo si riunirà il 10 ns constriant