VHDL: record per un bus di segnali digitali

[xlynx3]

Sto cercando di utilizzare i record.Ma ho bisogno di un bus di tipo digitale in cui tutti i bit del bus deve avere la proprietà di tipo digitale.Come posso scrivere?

Grazie in anticipo ..

Codice:

Tipo di documento digitale è

recordLIVELLO: range REAL -0,6 a 1,8;

LOGICA: STD_ULOGIC;

STATUS: MYSTATUS;end record;

 

[FVM]

Reale non è un tipo di dati sintetizzabili previsto solo banco di prova di simulazione e compilare i calcoli del tempo.Non vedo, ciò che si cerca di raggiungere.Se il livello rappresenta un segnale analogico quantizzato, è necessario definire un formato adatto primi dati.MYSTATUS dovranno essere digitati definito prima.

 

[xlynx3]

Sto scrivendo questo codice a fini di verifica.Sto cercando di standartize gli errori di messaggi, ecc Il mio obiettivo è quello di scrivere il codice con i valori reali di rappresentare blocchi analogici in simulazioni digitali.