VHDL in Xilinx - conversione di tipo

[Childs]

Avevo appena passare Xilinx ISE da qu (a) RTU di recente, in qualche modo il mio vecchio vecchio con la conversione del tipo, quali:

data_out <= "0000000000" & std_logic_vector (EOD "1");
(errore: Espressione tipo di conversione std_logic_vector ha 2 definizioni possibili in questo ambito, per esempio, UNSIGNED e std_logic_vector.)

memoria (to_integer (puntatore)): = data_in;
(errore: to_integer operandi non può avere in questo contesto.)

non può essere compilato in Xilinx ...Vorrei sapere come fare questo tipo di conversione in Xilinx?C'è qualcosa di diverso nella sintassi o altro?

 

[Atena]

In primo luogo in std_logic_vector VHDL è una dichiarazione di tipi di dati, quindi vi consiglio di cambiare il nome della funzione in 1 ° linea.

La seconda linea, il problema potrebbe essere con il valore di ritorno il tipo di dati di una to_integer funzione o la memoria, si prega di consultare di nuovo per garantire che essi siano compatibili.

 

[shnain]

Salve,

Prova la scheda allegata, è veramente utile!

Hope it helps,
Detto.

 

[FVM]

is basically ambiguous cause "1" has no clear type, if it has been accepted by qu(at)rtus, this has been only by chance to my opinion.

L'argomento del cast di tipo std_logic_vector (EOD "1");
è la causa essenzialmente ambigua "1" non ha alcun tipo di chiaro, se è stata accettata da qu (a) RTU, questo è stato solo per caso a mio parere.

 

[Childs]

Avevo appena risolto questo problema, è stato a causa d Xilinx ISE modello aveva incluso biblioteca di IEEE.STD_LOGIC_ARITH & IEEE.STD_LOGIC_UNSIGNED, n ho appena aggiungere il I Biblioteca utilizzato normalmente (IEEE.NUMERIC_STD) dietro di loro.Funziona bene se i eliminati 2 biblioteche, che non ho usato prima di questo.

THX

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />