VHDL di protezione e / o codici AHDL

[Sir-Yuri]

Posso aggiungere qualche istruzione o la facoltà di definire le specifiche FPGA (CPLD) dispositivo nel mio progetto.Il mio cliente è determinato 'Edif.' o 'TDO' file per ulteriori sinthesis.Non voglio che lui per l'attuazione di un altro dispositivo, ad eccezione specificati uno per la compilazione.Come proteggere il mio design?<img src="images/smiles/icon_eek.gif" alt="Shocked" border="0" />

 

[speedoak]

I donot sapere, ma ho un idea, mi ricordo che FPGA Xilinx possibile accedere sua logica da JTAG logica interna, se si può fare, è possibile accedere alla speciale JTAG ID del FPGA, indica il tipo di parte lo è.in modo che tu possa bloccarla!solo il mio pensiero,
la speranza che si può ottenere

 

[speedoak]

Io non sono molto sicuro se è possibile accedere JTAG logica da dentro, verificare voi stessi.se è buona, mi sa, forse lo farò la prossima volta