S
saikat
Guest
Ho una richiesta specifica per quanto riguarda l'uso di Selection / RocketIO SERDES funzionalità disponibili in Vertex 4.Ho passato con la guida per l'utente 4 Vertex e alcune note applicative ad esse connessi.Quello che ho capito che queste caratteristiche sono principalmente applicabile per l'alta velocità, come i protocolli di comunicazione seriale PCI Express, SATA
ecc Essi hanno anche alcune caratteristiche particolari come 8B/10B di codifica / decodifica incorporato nel dispositivo specifico per la comunicazione seriale ad alta velocità applicazioni.
Nella mia domanda, ho bisogno di campione di dati esterni ad alta velocità ad esempio @ 2 ns (500 MHz).Ho solo bisogno di campione a che i dati ad alta velocità ma vorrei processo
all'interno FPGA a velocità molto meno ad esempio, 100MHz.Poiché la SERDES blocchi hanno built-in-a-seriale in parallelo e in parallelo-a-seriale blocchi, può essere utilizzato per l'acquisizione di dati @ 2 ns?Se ho potuto configurare un 5bit seriale-a-convertitore parallelo utilizzando SERDES, posso facilmente il parallelo processo di dati da SERDES nella logica FPGA per l'ulteriore lavorazione @ 100MHz.
Un altro punto vorrei anche chiarire è che, non solo supporta la funzione RocketIO differenziale IO standard?L'UI standard per la mia domanda potrebbe essere LVTTL o LVCMOS che sono decisamente unico e non si è conclusa differenziale.
ecc Essi hanno anche alcune caratteristiche particolari come 8B/10B di codifica / decodifica incorporato nel dispositivo specifico per la comunicazione seriale ad alta velocità applicazioni.
Nella mia domanda, ho bisogno di campione di dati esterni ad alta velocità ad esempio @ 2 ns (500 MHz).Ho solo bisogno di campione a che i dati ad alta velocità ma vorrei processo
all'interno FPGA a velocità molto meno ad esempio, 100MHz.Poiché la SERDES blocchi hanno built-in-a-seriale in parallelo e in parallelo-a-seriale blocchi, può essere utilizzato per l'acquisizione di dati @ 2 ns?Se ho potuto configurare un 5bit seriale-a-convertitore parallelo utilizzando SERDES, posso facilmente il parallelo processo di dati da SERDES nella logica FPGA per l'ulteriore lavorazione @ 100MHz.
Un altro punto vorrei anche chiarire è che, non solo supporta la funzione RocketIO differenziale IO standard?L'UI standard per la mia domanda potrebbe essere LVTTL o LVCMOS che sono decisamente unico e non si è conclusa differenziale.