A
acbalbason
Guest
Hi guys and gals,
Qualcuno ha un tutorial su come creare uno schema da simboli verilog codice?e viceversa.è che senza l'aiuto di un sintetizzatore logica.questo è per il mio esame di ASIC.per esempio, un caso si traduce in una dichiarazione multiplexer,
ecc voglio sapere le basi e gli altri casi del genere.grazie!
- Al
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />
Qualcuno ha un tutorial su come creare uno schema da simboli verilog codice?e viceversa.è che senza l'aiuto di un sintetizzatore logica.questo è per il mio esame di ASIC.per esempio, un caso si traduce in una dichiarazione multiplexer,
ecc voglio sapere le basi e gli altri casi del genere.grazie!
- Al
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />