J
jimjim2k
Guest
SalveVerilog / CodeGen versione 0.9.1
=============================
Fornisce un ambiente object-oriented per la generazione di codice Verilog per moduli e testbenches.Il Verilog:: CodeGen modulo fornisce due funzioni, uno per creare un modello di codice e un altro per creare un modulo Perl che contiene il dispositivo di biblioteca.Questo modulo, DeviceLibs:: YourDesign, prevede la classe contiene i metodi e gli oggetti per ogni modulo Verilog; gli oggetti sono creati sulla base di un determinato modello.
Lo scopo di questo modulo è di consentire la generazione di moduli personalizzati Verilog.Verilog Un modulo può avere un gran numero di parametri come l'ingresso e l'uscita autobus larghezza, la profondità del buffer,
ecc Il ritardo del segnale generatore di codice permette di creare un oggetto che genera il codice Verilog modulo per arbitraty valori dei parametri.
Cfr. h ** p: / / ~ www.comms.eee.strath.ac.uk/ wim / verilog_codegen.html per maggiori informazioni.
1.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/Verilog:: Pli
=============================
Questo è il Verilog:: Perl Package Pli.
Questo pacchetto consente di accedere a Verilog PLI routine
all'internoPerl.2.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/
* -> T
tnx
=============================
Fornisce un ambiente object-oriented per la generazione di codice Verilog per moduli e testbenches.Il Verilog:: CodeGen modulo fornisce due funzioni, uno per creare un modello di codice e un altro per creare un modulo Perl che contiene il dispositivo di biblioteca.Questo modulo, DeviceLibs:: YourDesign, prevede la classe contiene i metodi e gli oggetti per ogni modulo Verilog; gli oggetti sono creati sulla base di un determinato modello.
Lo scopo di questo modulo è di consentire la generazione di moduli personalizzati Verilog.Verilog Un modulo può avere un gran numero di parametri come l'ingresso e l'uscita autobus larghezza, la profondità del buffer,
ecc Il ritardo del segnale generatore di codice permette di creare un oggetto che genera il codice Verilog modulo per arbitraty valori dei parametri.
Cfr. h ** p: / / ~ www.comms.eee.strath.ac.uk/ wim / verilog_codegen.html per maggiori informazioni.
1.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/Verilog:: Pli
=============================
Questo è il Verilog:: Perl Package Pli.
Questo pacchetto consente di accedere a Verilog PLI routine
all'internoPerl.2.h ** p: / / www.cpan.org/modules/by-category/09_Language_Interfaces/Verilog/
* -> T
tnx