Verilog AMS

B

brenox

Guest
Hi, my name is Breno e sono dal Brasile, quindi mi scuso in merito il mio inglese.
Sto studiando verilog AMS l'attuazione di un convertitore da analogico a digitale.Il mio dubbio è su come posso simulare un modulo analogico?Ho cercato di simulare alcuni esempi riportati nella pagina http://www.designers-guide.org/VerilogAMS/ ma solo gli esempi potrebbero simulare con blocchi digitale esegue lo script,
in quanto vengono con la parte superiore del modulo, con l'estensione. Vams e la testbench in. vams, o entrambi in. v estensione.Ma quando ho provato a simulare uno modulo analogico, vengono con la parte superiore del modulo in formato. Vams e la testbench in. Scs estensione.E lo script è solo "#! / Bin / sh; spettro testbench.scs".La mia domanda è la seguente:
- Come faccio a simulare un modulo analogico?E 'con il testbench in. Scs?
- Qual è lo script per fare la simulazione?È solo il "testbench.scs spettro"?Questo comando "fantasma" non è da riconoscere la cadenza simulatore.
- Potrebbe inviarmi un esempio di un modulo analogico con testbench, script e alcune stampe delle onde portato della simulazione?
- Posso fare testbench in estensione. Vams di moduli analogici?
- Dove posso trovare maggiori informazioni su di verilog AMS testbenchs?

Dal momento che ora, mi rendo conto.Grazie.

Breno

 

Welcome to EDABoard.com

Sponsor

Back
Top