Verilog-A potrebbe essere sintetizzato

[davyzhu]

Ciao,

Amo Verilog, e potrebbe Verilog-AMS essere sintetizzati come Verilog, o è solo per la simulazione?E il designer design analogico circuito analogico, adesso?

E ho notato che l'alta frequenza del circuito RF è caldo ora a un giorno, può Verilog-A fare quel lavoro?

Chi ha usato si prega di fornire suggerimenti.Grazie!

A proposito, un libro chiamato "Il Designer's Guide di Verilog-AMS" si possono scaricare http://www.designers-guide.com/Books/dg-vams/index.html forma

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />DAVY

 

[zmliu]

Analogico / progettisti RF circuito non mi piace qualsiasi linguaggio di programmazione come VHDL, Verilog, anche per Verilog-A/AMS analogico, ma preferisco disegno strumento di simulazione - Simulink, ADS per la verifica del sistema.

Non ho mai sentito Verilog-A possono essere sintetizzati ora, ma alcune companys EDA stanno attaccando questo obiettivo.

 

[qslazio]

Verilog-A è solo per il modello di simulazione nella progettazione misti

 

[icsrc]

certamente non
E 'solo per la verifica

 

[claint]

Off Certo che no.E 'utilizzato per modellare i dispositivi analogici.

 

[jswei303]

Verilog-A è utile in co-simulazione.
dopo la co-simulazione, è necessario sostituire il Verilog-A con un analogo blocco reale.
quindi è utilizzato per verificare il blocco spec analogico, non per sintesi.Aggiunto dopo 57 secondi:Verilog-A è utile in co-simulazione.
dopo la co-simulazione, è necessario sostituire il Verilog-A con un analogo blocco reale.
quindi è utilizzato per verificare il blocco spec analogico, non per sintesi.

 

[chinito]

Ho visto persone che cercano di automatizzare il layout con Verilog-A su piccola scala.Se questo è sythesis di Verilog-A allora sia.Credo nel buon manuale e Laborius vecchio tracciato del mio design.

 

[amraldo]

u Non è possibile automatizzare la sintesi di analogico / circuiti RF perché la loro progettazione non è systemetic come quelli digitali