Verilog-A codice sorgente di un orologio con jitter

Z

zanbaghi

Guest
Cari amici,

Ho progettato un modulatore delta sigma CT.Ho bisogno di avere con la sorgente di clock jitter effetto spettro.Vuoi aiutarmi a scrivere una verilog-Un modello per il codice sorgente di clock con una frequenza di 240 MHz e di jitter rms 3.6ps?

Ramin.

 

Welcome to EDABoard.com

Sponsor

Back
Top