variando il filo / ritardo di assegnazione

[sainiparvesh]

Salve,
Voglio variare il ritardo tra ref_clk e sample_ref_clk su accurance di posedge stop_clk con il codice seguente:
/ / Stop_clk è un orologio con frequenza di gran lunga inferiore ref_clk clock

sempre @ (stop_clk posedge)
iniziare
sample_delay = sample_delay 5;
fine

assegnare # sample_ref_clk sample_delay = ref_clk;

Ma io non sto ritardo tra ref_clk e sample_ref_clk nel mio dump VCD.

Saluti,
Parvesh

 

[theertsa]

Ritardo tra ref_clk e sample_ref_clk su accurance di posedge stop_clk sarà sicuramente mostrato in uno qualsiasi dei dischi scritti id non il suo sicuro che è danneggiato.Pret immobilier