`utilizzo di tempi in Verilog?

[want2LearnVlsi]

Ciao,

Perché la direttiva »calendario dovrebbe essere utilizzato?
Supponiamo che se noi donot utilizzare il 'direttiva tempi, e parlare dei ritardi, come # 10, ecc, come il simlator intende prendere in considerazione?

KSSR

 

[deepu_s_s]

Ciao
«Direttiva lasso di tempo non viene utilizzata per produrre ritardi, come # 10Aggiunto dopo 4 minutirendiamo in considerazione

`1ns/1ps lasso di tempo

reg set;
parametro d = 1,55
iniziale
iniziare
# Set d = 0;
# Set d = l;
fine
endmoduleIl lasso di tempo »dice al sistema di utilizzare 1 ns per tutte le relazioni e l'uso internamente 1 ps
per la risoluzione del tempo in questa parte del disegno.Così, il valore per il parametro d viene scalato
un ritardo di 1,55 ns.Se avessimo usato direttiva lasso di tempo »10ns/1ns lasso di tempo, 1,55
significherebbe 15,5 o 16 ns.La prima parte del «tempo-scala dà il tempo e l'unità
parte la seconda riporta la precisione nel tempo.

 

[100ml]

così dal «direttiva lasso di tempo è possibile generare un clock di 1 Hz??

 

[pramodm]

«Lasso di tempo è la direttiva del compilatore utilizzando questo con noi non genera un segnale che è utilizzato per indicare la scala temporale e la sua risoluzione

esempio

Se specifichiamo `1ns/10ps lasso di tempo

Significa che i valori specificando Dealy utilizzati nella nostra discreption come nel ns simulazione e la risoluzione di 10ps