Utilizzo di DSP per la misurazione di fase del vettore

[biff44]

Io non sono un tipo DSP con qualsiasi mezzo.Ma ho un problema che potrebbe essere meglio risolto con un chip DSP.Se ho un segnale IF, diciamo a 10 MHz portante non modulata, e voglio calcolare la sua fase di una risoluzione di 0,1 gradi, come avrei dovuto elaborarlo.In altre parole, ciò che frequenza di clock ADC, quanti bit in ADC, e quanti esemplari del segnale di 10 MHz avrei dovuto prendere per arrivare a tale risoluzione.

Ho avuto qualcuno che mi dice che è possibile utilizzare un convertitore digitale (DDC), la funzione di moltiplicare la mia fase di risoluzione di un fattore 100.

Ho bisogno di prelevare campioni sufficienti per calcolare la fase, e quindi molto rapidamente passare ad un nuovo segnale e fare tutto daccapo.Mi chiedo per quanto tempo ho bisogno di abitare (quanti campioni ADC) su ogni segnale per ottenere la risposta.

 

[FVM]

Forse altri membri del forum può dare una risposta teorica profonda.Io preferisco suggerire alcuni parametri di un modello possibile.

- Filtraggio passa-basso del segnale di ingresso di sotto del 2 * fc
- ADC campionamento a 4 * fc, 10-14 Bit
- I vettoriale / elaborazione del segnale Q

La durata minima di misura dipende principalmente dal segnale e rumore ADC, può essere stimato utilizzando il modello di cui sopra delineato trasformazione del segnale.

Non una condizione importante ancora detto, che cosa è la fase di riferimento per la misurazione?Se si tratta di un segnale di riferimento fissa di 10 MHz, la risoluzione può essere più probabile migliorata fase di chiusura l'ADC di riferimento.Il jitter clock ADC è un parametro critico.ADC recenti hanno ad esempio 0,5 ps jitter RMS, It Gonna Be piuttosto difficile fornire un orologio stesso grado di purezza.

 

[biff44]

By I vettoriali / elaborazione del segnale Q, presumo che significa che l'I / Q viene generato dopo l'ADC?

Il modo in cui lo stiamo facendo ora è un approccio non DSP, con un I RF / mixer Q, con la I e la Q alimentati i segnali video in due ADC.Siamo stanchi di vivere con la DC offset e I / le distorsioni di un piano Q I RF / mixer Q!

 

[FVM]

Sì intendevo I / Q di trasformazione dopo ADC.Anche un campionamento a due canali ADC quadratura sarebbe una soluzione, ma è più interessante di ingresso a frequenze più elevate, che non consente facilmente oversampling.
baseband ADC processing would be the method to avoid high speed DSP hardware.

Quadratura Analog miscelazione e lenta
trasformazione ADC banda sarebbe il metodo per evitare di hardware ad alta velocità DSP.E 'il modo utilizzato in strumenti tradizionali VNA.Come un vantaggio evidente, non è limitato dalla velocità di ADC o DSP.Credo tuttavia, che per uno piuttosto bassa frequenza portante 10 MHz, la digitalizzazione diretta con mezzi meno sforzo e migliori prestazioni.

 

[fontp]

biff44 ha scritto:

Io non sono un tipo DSP con qualsiasi mezzo.
Ma ho un problema che potrebbe essere meglio risolto con un chip DSP.
Se ho un segnale IF, diciamo a 10 MHz portante non modulata, e voglio calcolare la sua fase di una risoluzione di 0,1 gradi, come avrei dovuto elaborarlo.
In altre parole, ciò che frequenza di clock ADC, quanti bit in ADC, e quanti esemplari del segnale di 10 MHz avrei dovuto prendere per arrivare a tale risoluzione.Ho avuto qualcuno che mi dice che è possibile utilizzare un convertitore digitale (DDC), la funzione di moltiplicare la mia fase di risoluzione di un fattore 100.Ho bisogno di prelevare campioni sufficienti per calcolare la fase, e quindi molto rapidamente passare ad un nuovo segnale e fare tutto daccapo.
Mi chiedo per quanto tempo ho bisogno di abitare (quanti campioni ADC) su ogni segnale per ottenere la risposta.