Uso di PLL in FPGA - possiamo selezionare un PLL particolare

[amitjagtap]

Ciao a tutti,
Come tutti sappiamo, ora un giorno non ci sono PLL inclusa in quasi tutte le FPGA.Sono ansioso di sapere se (un programmatore) è possibile selezionare un PLL perticular per la sua applicazione come synchronoization clk, o uno strumento di per sé fa questo compito dovunque sia necessario, senza informare l'utente a ....
Il vicino altro modo se so che in questa fase perticular / location del circuito / i la logica dovrebbe mettere un PLL .... in questo caso possiamo PLL utente risieduto in FPGA selettivamente ....
o non esiste alcuna opzione in quanto tale non ci ....
Pls let me know ...
Ringrazio.

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />

 

[rberek]

Di solito si genera il PLL come si farebbe con qualsiasi altro core, e un'istanza nella tua netlist.Quando si genera, è possibile selezionare le frequenze di uscita, moltiplicatori e divisori, ecc

RB