uno zero a sinistra prima del secondo palo, è il sistema stabile?

[shanmei]

Io la progettazione di un amplificatore operazionale, il Bode Polt nella figura, uno zero a sinistra prima del secondo palo, è il sistema stabile?
Per la ragione che, al punto di unità di frequenza, il margine di fase è maggiore di 45 (che è più grande di 90), il sistema è stabile?giusto?
anyone?aiuto!grazie

 

[castrader]

zero a sinistra può fare guadagnare 20 dB / dicembre e la fase di 90 gradi, quindi non è un problema, ma la tua figura, sembra PM è troppo piccolo, penso che faresti meglio a progettare il circuito con la Z1 e la P2 sia lontano dal tuo GBW migliore

 

[caosl]

hi, shanmei
Nella tua figura, la stabilità non è un problema, e fare un avviso che il PM è al punto più basso della fase a condizione di (MAG> 0), non a UGB a causa dell'esistenza di zero.Castrader come detto, la progettazione del circuito con Z1 e P2 sia lontano da UGF sarà migliore, questo non porterà il farsetto pz per propagare il tempo di risposta, ma in alcune situazioni, questo è difficile da attuare, ad esempio in LDO.When la stabilità è la requist prima, la cancellazione pz è una buona scelta.

 

[Paley]

Penso che non è un problema

 

[arghpok]

Zero Sinistra aiuta il vostro circuito stabile.

Essere attento del margine di fase.Non è abbastanza grande!

 

[lijianheng]

Si vuole assolutamente che lo zero là, anche quando io non capisco il comportamento della tua mano fase di terreno di passaggio.

Se si utilizza la topologia LDO tradizionali (credo che lei sia), la frequenza dello zero sarebbe 1/2piResrCout dove pi è pi, Resr è l'ESR del condensatore di uscita Corte.
Inoltre si dovrebbe avere un altro palo al di là della frequenza P2 ed è carico di dipendenti così come lo zero.Inoltre, lo zero è (come si può vedere) Resr carico; non si può diminuire (ESR) in modo indiscriminato.

 

[Hunter_BJUT]

E la risposta è stabile, ma transitoria, magari un po 'diverso.