F
ftian
Guest
Posso utilizzare sia fronte di salita e fronte di discesa nello stesso disegno per un orologio?Grazie,
Jay
Jay
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
T
tutx
Guest
Dei Cours, U potete entrambi nello stesso disegno per un orologio.Tuttavia, prestare attenzione quando si utilizzano due orologio in un blocco funzionale.Diventa magari nei guai!
Bràs,
Bràs,
F
ftian
Guest
Grazie tutx, c'è qualcosa devono essere prese cura di quando si usano entrambi i bordi di un orologio?
documenti parlare di questo?
documenti parlare di questo?
P
papyaki
Guest
Salve,
È possibile utilizzare tale sistema di clock quando si desidera campione di un input e di processo che nello stesso periodo di clock.È possibile, ad esempio, latch stato il vostro input sulla raccolta di bordo e il processo di valore attaccato sul fronte di discesa dello stesso periodo di clock.
Questo è possibile senza problemi con un orologio.Se si utilizza due orologi (chiamato anche due domini), il modo migliore è quello di utilizzare FIFO.DATI sono agganciato nella FIFO su un lato del primo orologio e vengono elaborati del FIFO su un bordo del secondo orologio.
È possibile utilizzare tale sistema di clock quando si desidera campione di un input e di processo che nello stesso periodo di clock.È possibile, ad esempio, latch stato il vostro input sulla raccolta di bordo e il processo di valore attaccato sul fronte di discesa dello stesso periodo di clock.
Questo è possibile senza problemi con un orologio.Se si utilizza due orologi (chiamato anche due domini), il modo migliore è quello di utilizzare FIFO.DATI sono agganciato nella FIFO su un lato del primo orologio e vengono elaborati del FIFO su un bordo del secondo orologio.
F
ftian
Guest
Supponendo che io uso entrambi i bordi di clock per la progettazione, gli eventuali problemi durante la STA?
Come fa sapere quali strumenti STA clock sto usando?accroding al flip-flop utilizzati?
Come fa sapere quali strumenti STA clock sto usando?accroding al flip-flop utilizzati?
G
gaonkc
Guest
Normalmente si usa posedge per clk, fanno uso speciale caso di caduta o di clk, è possibile utilizzare l'inverter dei clock principale per innescare
T
tom123
Guest
è meglio non farlo.
perché se si utilizzano entrambi fronte di salita e di bordo in mancanza di un orologio,
poi il ciclo di clock il proprio dovere deve prendere in considerazione.
questo è difficile da affrontare.ftian ha scritto:
Posso utilizzare sia fronte di salita e fronte di discesa nello stesso disegno per un orologio?Grazie,
Jay
perché se si utilizzano entrambi fronte di salita e di bordo in mancanza di un orologio,
poi il ciclo di clock il proprio dovere deve prendere in considerazione.
questo è difficile da affrontare.ftian ha scritto:
Posso utilizzare sia fronte di salita e fronte di discesa nello stesso disegno per un orologio?Grazie,
Jay
K
Karthikeya
Guest
tom123
ciclo di clock il dovere è di norma il diritto al 50% ... allora com'è difficile affrontare?? bordo ascesa e la caduta bordo si verificano a intervalli di periodo
ciclo di clock il dovere è di norma il diritto al 50% ... allora com'è difficile affrontare?? bordo ascesa e la caduta bordo si verificano a intervalli di periodo
Y
YUV
Guest
L'impiego di entrambi i fronti di clock può causare una mancanza di setup / hold tempo alle alte frequenze.Deve prestare attenzione.
T
tutx
Guest
È possibile utilizzare entrambi i due lati di orologio per il vostro progetto, ma non si deve usare più di un orologio in un blocco di funzione.
D
dolby.yang
Guest
è possibile utilizzare uno clk bordo pos e neg bordo, sia in un disegno, ma penso che sarà più sicuro per usare clk 2 multiple con voi singnal clk fonte.
B
Barkha
Guest
Per aumentare i tassi di throughput dei dati, l'uso è
talvolta sia il sorgere e il clock di cui
bordo per gli elementi di clock.Ma provoca un certo numero di
problemi, in particolare:
Un ciclo di clock asimmetrica dovere può causare l'installazione e
hold violazioni.
E 'difficile determinare percorsi di segnale critico.
Metodologie di test, come scan-percorso di inserimento sono
difficile, in quanto essi si basano su tutti i flip-flop essere attivato su
il bordo stesso orologio.Se la scansione è richiesto l'inserimento in un
circuito con doppio taglio clocking, multiplexer devono essere
inserito nelle linee di clock di cambiare a filo singolo
clock in modalità di prova.
Sarà più sicuro per usare clk 2 multiple con voi singnal clk fonte.
talvolta sia il sorgere e il clock di cui
bordo per gli elementi di clock.Ma provoca un certo numero di
problemi, in particolare:
Un ciclo di clock asimmetrica dovere può causare l'installazione e
hold violazioni.
E 'difficile determinare percorsi di segnale critico.
Metodologie di test, come scan-percorso di inserimento sono
difficile, in quanto essi si basano su tutti i flip-flop essere attivato su
il bordo stesso orologio.Se la scansione è richiesto l'inserimento in un
circuito con doppio taglio clocking, multiplexer devono essere
inserito nelle linee di clock di cambiare a filo singolo
clock in modalità di prova.
Sarà più sicuro per usare clk 2 multiple con voi singnal clk fonte.
Q
Quake
Guest
Barkha ha scritto:
Per i dati di aumentare i tassi di throughput, l'uso è
talvolta sia il sorgere e il clock di cui
bordo per gli elementi di clock.
Ma provoca un certo numero di
problemi, in particolare:
Un ciclo di clock asimmetrica dovere può causare l'installazione e
hold violazioni.
E 'difficile determinare percorsi di segnale critico.
Metodologie di test, come scan-percorso di inserimento sono
difficile, in quanto essi si basano su tutti i flip-flop essere attivato su
il bordo stesso orologio.
Se è necessario eseguire la scansione di inserimento in un
circuito con doppio taglio clocking, multiplexer devono essere
inserito nelle linee di clock di cambiare a filo singolo
clock in modalità di prova.
Sarà più sicuro per usare clk 2 multiple con voi singnal clk fonte.
Per i dati di aumentare i tassi di throughput, l'uso è
talvolta sia il sorgere e il clock di cui
bordo per gli elementi di clock.
Ma provoca un certo numero di
problemi, in particolare:
Un ciclo di clock asimmetrica dovere può causare l'installazione e
hold violazioni.
E 'difficile determinare percorsi di segnale critico.
Metodologie di test, come scan-percorso di inserimento sono
difficile, in quanto essi si basano su tutti i flip-flop essere attivato su
il bordo stesso orologio.
Se è necessario eseguire la scansione di inserimento in un
circuito con doppio taglio clocking, multiplexer devono essere
inserito nelle linee di clock di cambiare a filo singolo
clock in modalità di prova.
Sarà più sicuro per usare clk 2 multiple con voi singnal clk fonte.
B
bg21359
Guest
Si dovrebbe avere skew extra per la variazione del ciclo di dovere.Così, per STA, basta aggiungere skew di più se il percorso di tempo comprende sia i bordi clk.
R
Ravindra Kalla
Guest
salve,
Penso che non sarà un buon progetto.
sarà creat problema sul setup e di hold u time.and dovrebbe essere più concentrato sul ritardo sulla componente ur sul design.
ok
Penso che non sarà un buon progetto.
sarà creat problema sul setup e di hold u time.and dovrebbe essere più concentrato sul ritardo sulla componente ur sul design.
ok
R
rakko
Guest
Sembra che tutti elencati qui, perché non usare entrambi i lati e tutti hanno ragione.Se avete bisogno di fare più compiti in un ciclo di clock, spostare il vostro orologio e utilizzare il nuovo spostato fronte di salita al posto di cadere bordo a fare la tua attività.Microprocessori utilizzare questa tecnica nella loro preparazione.
S
stoccaggio
Guest
certamente!ma non è migliore possibilità dato che ci sono alcuni problemi facendo la scansione di inserimento!Faresti meglio a uso singolo lato, se si può così!
F
funster
Guest
è meglio non farlo, perché ciò
mettere restrizione duty cycle il vostro orologio.
è possibile utilizzare frequenza di clock doppia per realizzare i vostri intenti.con i migliori saluti
ftian ha scritto:
Posso utilizzare sia fronte di salita e fronte di discesa nello stesso disegno per un orologio?Grazie,
Jay
mettere restrizione duty cycle il vostro orologio.
è possibile utilizzare frequenza di clock doppia per realizzare i vostri intenti.con i migliori saluti
ftian ha scritto:
Posso utilizzare sia fronte di salita e fronte di discesa nello stesso disegno per un orologio?Grazie,
Jay
J
jackson_peng
Guest
non raccomandato.
perché è difficile avere un 50% duty cycle PLL e le è più complicato per la CTS, a prendere in considerazione entrambi i duty cycle, luogo e tempo di transizione caduta.
perché è difficile avere un 50% duty cycle PLL e le è più complicato per la CTS, a prendere in considerazione entrambi i duty cycle, luogo e tempo di transizione caduta.
J
jjww110
Guest
Naturalmente, è possibile, ma bisogna fare attenzione sui tempi