un problema del circuito di cristallo, aiuto!

[jjww]

Un pin 455k circuito di risonanza OSC:

Descrizione del circuito:
questo circuito usato per generare un segnale di clock 455KHz da 2v a 5V, il cristallo di un pin collegato al pin OSC, il perno di altri si connette al GND.when l'uscita dei cambiamenti I128 da uno a zero, questo circuito inizia a oscillare un orologio 455KHz , segnale mentre si abbassa da zero a uno, il circuito di arresto oscillante.
Domanda:
quando 2v = <VDD <3.6V, questo circuito genera una frequenza di 455KHz, che è la risonanza parallela del cristallo che si è collegato il pin OSC; ma quando VDD aumenti superiori a 3,6 V, questo circuito genera una frequenza di 6MHz, che cosa è la ragione di questo fenomeno, e come posso modificare il parametro di questo circuito per rendere il circuito genera sempre un segnale di 455KHz da 2V a 5V, la relazione tra la frequenza del circuito RC interno, che constructured dal I130, I38, M9 , R5, R6, R7 e la frequenza del cristallo esterni dovrebbero essere cosa?Mi aspetto un qualche tipo amici di cuore per aiutarmi.

 

[dick_freebird]

Sei saltando su una modalità ad alta connotazione vorrei
Guess (molti cristalli sono progettati per l'uso overtone,
ma questo è probabilmente una cosa non voluta qui).

Si potrebbe desiderare di iniziare con il disaccoppiamento migliore offerta
intorno al IC e assicurandosi che il cristallo "a terra"
gamba, è stretto quanto possibile layout-saggio al suolo IC
pin che conta di più per la circuiteria di input oscillatore
(qualsiasi motivo-rimbalzo potrebbe iniettare i calci di
modalità di overtone, in modo che il cristallo non vuole essere il
il principale anello di corrente, ecc).La fornitura di chip AC blips
sono una cosa che peggiora con l'aumento VDD.