tempi di ADC pipeline

[lhlbluesky]

Vorrei porre una semplice domanda, per un ADC pipeline, il pari e dispari fasi di lavoro in fase di clock non sovrapposti phi1 e phi2, se gli stadi dispari (per esempio, la prima fase), il lavoro in fase di phi1, quindi le fasi, anche (per esempio, la seconda fase), il lavoro in fase di phi2, ma che cosa fare la fase di sub-ADC (comp) e sub-DAC del pari e dispari fasi di lavoro? penso sub-ADC (comp) e sub-DAC di strano fasi di lavoro in phi1 e phi2 e sub-ADC (comp) e sub-DAC delle fasi di lavoro anche in phi2 e phi1; è quello giusto?
Se è così, ho un'altra domanda, quando ho simulare la prima e seconda fase utilizzando fonte VDC separatamente, funzionano bene, ma quando la connessione insieme, la seconda fase
non può funzionare bene, l'uscita del sub-ADC è sempre 01 in tutta la gamma (10 bit bit 1,5 per ogni fase): quando i simulare la sub-ADC con fonte VDC, funziona bene, anche, confuso.
la prima fase funziona bene, penso che questo sia perché io uso fonte VDC nella prima fase, ma l'ingresso della seconda fase è l'uscita della prima fase, ed è un processo di decantazione, ma quando fa il sub-ADC (COMP) lavori per la seconda fase?
davvero bisogno di aiuto, ringrazia tutti per la risposta.
grazie.

 

[jeffsky520]

Ciao Penso che forse il suo momento sbagliato, in modo
assicurarsi della propria connessione a circuito prima a destra.

 

[lhlbluesky]

Sono sicuro che la connessione non è un problema, e credo che sia il problema del calendario, anche, ma qual è il problema?
l'orologio del comp (sub-ADC) è phi1 (fase del campione) o phi2 (fase di hold), o di qualche altro orologio migliorato?

 

[A. Anand Srinivasan]

la cosa prima fase, seconda fase si sta parlando di me è fonte di confusione ....Mi spiego nel modo in cui so hope it helps ...

il sub ADC (confronto) utilizza un orologio che è un po 'prima conosciuto come un'ora prima fase ....Ho lavorato sulla pipeline ADC e avevo bisogno di 4 orologi ....l'orologio prima fase è necessaria in quanto l'uscita del comparatore deve essere pronto presto, in modo che il valore del caso che, per essere sottratto al fine di generare il residuo viene scelto prima di input raggiunge opamp ...

circa la seconda fase non funziona ....Penso che sia a causa di capacità ...quando la capacità di simulare separatamente di ingresso o di uscita non viene presa in considerazione ....Ciò avrebbe provocato carico ....