tecnologia 65nm sfide

[rakesh1234]

Ciao a tutti,
Vorrei sapere quali diversi tipi di sfide verificarsi in tecnologia 65nm.
Si prega di elaborare le vostre risposte.
Ho bisogno urgente.
Vorrei anche sapere le domande che l'intervista può essere chiesto un fisico progettazione Engg.

 

[au_sun]

Sfide a 65 nm,

- Perdita di potenza, SI questioni di maggiore rilievo nel 65nm.

SI può causare violazioni tempi.Fissazione SI innescato violazione richiede
un'adeguata analisi.

per la riduzione delle perdite di potenza varie tecniche come l'utilizzo multi V cellule, i circuiti di alimentazione verso il basso, sono adattati durante la fase di progettazione del flusso.

-------------------------------------------------- --------------------------------------------

 

[shavakmm]

il mio blog può essere utile a voi per la vostra intervista preparati:

http://vlsifaq.blogspot.com/search/label/Physical% 20Design

Rgds murali
http://asic-soc.blogspot.com

 

[rakesh1234]

Voglio ancora di conoscere le varie RDC regola per nano tecnologie

 

[research235]

RDC regole ..controllare il file di regole calibro ..u sa ..

 

[rakesh1234]

dove dovrebbe trovare?

 

[research235]

e se hanno mentore calibro di licenza ....andare per controllare i manuali.u wll trovare in quel

Suresh

 

[rakesh1234]

I dont farlo

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying o molto triste" border="0" />

 

[master_picengineer]

Date
un'occhiata a questo bel libro seguente.
http://www.edaboard.com/viewtopic.php?t=177313&highlight=asynchronous
La speranza è di aiuto.
Saluti,
Master_picengineer.