P
princemufi
Guest
Attualmente sto cercando di creare uno standard tech.dpux per vtvtlib25 cella biblioteca.Sono riuscito a creare un file dal GDS stream.map file forniti da vtvtlib.Ho usato il tutorial fornito sulla rete per il file tech.dpux ma tutte richiedono lef2hdl chiunque potrebbe suggerire come creare il file in tech.dpux cadenza che dispone di informazioni per la cella di layout.I file che ho attualmente sono techfile.cds, template.v (verilog per tutti i file di cellule), vtvtlib25.alf, vtvtlib25.tlf e vt_lib.lef.
Anche se qualcuno ha un tech.dpux file come someties è fornito.Potrebbe gentilmente trasmettere a me o allegare al post.Il mio indirizzo e-mail è prince_mufi a hotm ** l dot com.Aiuto molto apprezzato
Saluti
Mufi
dispiace dimenticato di dire una cosa.Il lef2hld i file di cui è uno strumento che nessuno sa come fare per caricarlo?in quanto ciò sarebbe di grande aiuto.Ho cercato vincolare in CIW ma dice cant essere trovati!.
Anche se qualcuno ha un tech.dpux file come someties è fornito.Potrebbe gentilmente trasmettere a me o allegare al post.Il mio indirizzo e-mail è prince_mufi a hotm ** l dot com.Aiuto molto apprezzato
Saluti
Mufi
dispiace dimenticato di dire una cosa.Il lef2hld i file di cui è uno strumento che nessuno sa come fare per caricarlo?in quanto ciò sarebbe di grande aiuto.Ho cercato vincolare in CIW ma dice cant essere trovati!.