tampone

[al_extreme]

Im cercando un metodo per proteggere il mio ioport di FPGA.Il mio io funzionare a 100 MHz e ho bisogno di un tuffo o PLCC pacchetto.Ho bisogno di corrente e tensione di protezione.Grazie per il vostro aiuto

 

[ashishjindal76]

salve

ur questione non è chiara.yu desidera proteggere ur porto.che richiede protezione n per quale scopo e necessità tuffo o PLCC pacchettociao
Ashish

 

[tlp71@hotmail.com]

cosa significa?

a lavorare a 100 MHz, avete bisogno di un più recenti dispositivi FPGA, molte di queste sono solo 3.3V e non 5 v tolerants, tensione che si usa?
Se si inserisce un buffer è necessario utilizzare un dispositivo molto veloce altrimenti ti taglio la frequenza

 

[al_extreme]

Siamo spiacenti per il mio povero inglese.I curruently lavorando su un analizzatore di logica per gli studenti,
desidero proteggere l'ingresso, esempio se lo studente ha presentato una cattiva connessione il buffer non si spezzò la FPGA.Per questo motivo voglio un pacchetto facile da rimuovere e mettere un altro facilmente.I utilizzando uno spartano 2e FPGA mutch ringrazio molto per il vostro aiuto!

 

[tom_hanks]

hiya,
u KNW IO protezione problema è sempre ..
I guess FPGA n logica interna non risolvere il problema ..

e può essere necessario per rendere speciale PCB per questo ..
Prendere tutte le principali perni sui punti di prova ..
e scrivere in modo chiaro che il suo ingresso nel pin o pin di uscita ..
e, se possibile, il numero di pin che anche con ..

coz sua headach altrimenti nuovamente contare pin n again ..

tom

 

[moira]

e media, e vogliono solo fare in modo che pacchetto di FPGA e deve scegliere, non e?
o per la progettazione di un proteggere ciucuit?

se la confezione di FPGA, suggeriscono i PLCC, bene, e potrebbe utilizzare un chip Carrie socket per PLCC.
nella mia concezione, i uso CPLD, EPM7128SLC84, per la rimozione speditamente, ho comprato uno PLCC socket.

e per la progettazione di un demo di bordo,
che ho usato per l'header 4 pin della CPLD io, io tutti i perni coludn't collegarsi direttamente con i loro corrispondenti pin di altri chip sulla scheda.

 

[bibo1978]

Non sono sicuro che ciò che si chiede di così chiederò qualche questione speriamo questo può aiutarci a chiarire e ad aiutarvi.

State facendo un PCB design?
Che tipo di laboratorio che si sta utilizzando, e il tipo di utenti?
Vuoi tollerare 5-V segnalazione sulla UI del SpartanIIE?
Che cosa è / sarà la discreta tensione componenti standard nel vostro PCB?
Posso utilizzare un FPGA BGA nella vostra pensione?

saluti

 

[al_extreme]

Nel fare un disegno di un pcb con uno spartano 2e 208 pin.Io sono la costruzione di un analizzatore di logica a 100 mhz.Questo è fatto, ma sto cercando un modo per proteggere l'ingresso.

Esempio se faccio un errore mettere una formica 12 volt in ingresso,
voglio un componente per la protezione che.N. Mathers questo componente è rotto a 12 volt, ma ho bisogno di un pacchetto su un socket di cambiare facilmente PLCC o dip.

La ringrazio molto per il vostro aiuto mutch

 

[Git]

Ho visto queste cose, ma non riesco a ricordare dove.È possibile creare il proprio piccolo PCB.chip in cima, spille sottolineando del fondo in una griglia pin array o qualcosa del genere.Git

 

[power-twq]

è possibile collegare un autobus passare dispositivo (in realtà, una resistenza che possono essere aperti

o chiuso) tra il proprio FPGA's IO porti e altro dispositivo sul bordo.

con i migliori salutial_extreme ha scritto:

Im cercando un metodo per proteggere il mio ioport di FPGA.
Il mio io funzionare a 100 MHz e ho bisogno di un tuffo o PLCC pacchetto.
Ho bisogno di corrente e tensione di protezione.
Grazie per il vostro aiuto