Synopsys Design Analyzer Problema!

[skjeon]

Dopo "design_analyzer &" comando OK DA visualizzazione.
Ma quando si tenta di leggere o Verilog VHDL file, io sono sempre il seguente messaggio di errore

-----------------------------------
Inizializzazione ...
Errore id = 489925

Fatal: Errore interno di sistema, non può recuperare.
---------------------------------------

Sto usando RedHat Linux 7.3, progettazione analizzatore versione (synopsys.2001.08 per linux)
Qual è la soluzione?
Ho cambiato l'altra versione (2003,12-SP1), ma non è anche lavoro.
I'll attendere per il vostro aiuto e consigli.
Grazie.

 

[treebear]

Forse si potrebbe usare des! Gn_vis! Sul posto di progettazione @ NALISI.

 

[amarnath]

ciascuno di essi sembrano avere un problema su RH 9.0 e anche su fedora.this questione è stata discussa in precedenza dal roli.its a causa della gui utilizzata da questi programmi di cui sembrano essere compatibile con Red Hat versions.best cosa e 'quello di installare su rh 7.2.if non solo per la progettazione visione eseguire
"design-no_gui visione"
e quindi digitare "start gui" entrambi questi senza quotes.but per me non hanno risolto il problema completamente

saluti
amarnath

 

[xypxyp87]

Dopo "design_analyzer &" comando OK DA visualizzazione.
Non usare "file-> leggere" dal menu a leggere i file.
È possibile aprire la finestra di comando e l'uso "read-f ....."comando
Questo forse un bug nel dc per linux.
Oppure si può usare design_vision.
La mia versione è dc 2003,03 (RH Linux 9.0)

 

[kwkam]

Devi controllare il messaggio di errore di file di log.È il Verilog e VHDL readin licenza mancante!

 

[konqueror]

non un problema di license.but suoi errori di 2003,06 cc. verificato un problema con l'interfaccia grafica usata da linux (motivo, ecc.) ma meglio di contattare il supporto di Synopsys direttamente o scaricare dei service pack dal loro sito

 

[eins99]

Potrebbe nome il ServicePack 'chiaramente nomi?