sveglia digitale

[supamaka]

Ciao amici,
Do qualcuno di voi ha il programma per l'attuazione del orologio digitale in Verilog.Io sto usando, che come una parte del mio progetto e il vostro aiuto potrebbe andare un lungo cammino per fare il mio progetto con successo.

Se qualcuno di voi hanno modelli per quello, allora per favore mail me a penalty_4u (at) yahoo.com

I will be waiting for your reply.
Grazie,
Supa.

 

[sivani_vs]

si veda questo sito per il programma

http://home.ewha.ac.kr/ ~ ewhaelec/exhibit/work/96/9612_files/frame.htm

 

[supamaka]

Ciao,
la ringrazio molto per il link che hai fornito.Ma allora è solo una descrizione funzionale e comportamentale, non un program.Anyway ringrazio molto, ancora una volta.

 

[Iouri]

Ci sono alcuni esempi sono avalible da Xilinx check it out

 

[deb_mallik]

si possono ottenere a bordo www.geocities.com / deb_mallik / CPLD

 

[noahid]

La ringrazio, ho anche bisogno ...

 

[deb05]

qualcuno può dare il codice VHDL per lo stesso

 

[r_p_sanna]

Ti suggeriamo un modo semplice di affrontare il problema.

1.Utilizzare 3 contatori, uno per i secondi, uno per i minuti e una per ora.
2.Avviare il contatore dei secondi e l'incremento si è basata per il vostro orologio.Azzerare il contatore una volta che raggiunge il numero 60.
3.Incrementare il contatore minuti ogni volta che il contatore dei secondi raggiunge i 60 e reset come secondo contatore.
4.Contaore Incremento con ogni 60 minuti e il numero di 60 il numero di secondi.Azzerare il contatore per ogni 24 conteggi.

Questo è così semplice come appare.Se u ancora bisogno del codice, me lo faccia sapere