su come aumentare la tensione di overdrive

B

bharathr87

Guest
Ho bisogno di valori elevati di tensione di overdrive, 0.1V <VGS-V <0.15V, per i transistor in modo da ridurre l'effetto di disallineamento .. ma per questo sono gettin ckt i valori molto bassi di VGS-V per la nmos e la pmos transistor ... aumentare la polarizzazione corrente diminuisce il guadagno openloop della prima fase (che vogliono essere i> 100) e inoltre non aumentare VGS di molto anche cambiando ... W / L, ancora una volta, diminuisce il guadagno ...Cosa posso fare per aumentare la tensione di overdrive, senza diminuire il guadagno di anello aperto la prima fase?<img src="http://images.elektroda.net/73_1237884809_thumb.jpg" border="0" alt=""/>
 img]
 
Quando si aumenta la tensione di overdrive, aumentando l'attuale, il tuo guadagno diminuisce, perché Rds del transistor diminuiscono in proporzione con I gm mentre aumenta proporzionalmente con sqrt (I).Per aumentare Rds, ancora una volta, è possibile aumentare il transistor 'canale Rds lunghezza che aumenta ancora una volta (ma dopo alcuni lunghezza Rds aumento diventa trascurabile), pur aumentando con lo stesso valore di W,
in modo da mantenere W / L stesso.Questo si tradurrà in aumento con Veff sqrt (I), senza significativa perdita di guadagno, anche disallineamento tra transistor 'a migliorare a causa della zona aumento (in base al modello
del Pelgrom).

 
la ringrazio per la risposta ieropsaltic ....So che se i aumentare la lunghezza, la lunghezza dei canali di modulazione lambda diminuisce e quindi aumenta Rds ... ma il problema è I cant aumentare la lunghezza del MN0 e MN3 transistor oltre 0.5u M coz 1u M n tutte sarebbe troppo .. . così può pensare e di qualcos'altro?

 
Beh, un altro modo sarebbe utilizzando cascode, ma questo avviene a scapito dei più richiesti testata swing e limitato l'output della prima fase.L'altalena, tuttavia, non dovrebbe essere un problema se la seconda fase sono sufficienti guadagno.

Un'altra cosa che si dovrebbe usare quando cascode nodo è l'extra aggiunto poli problema.Quindi, è necessario controllare il margine di fase, se siete destinati a circuito chiuso domanda.

 

Welcome to EDABoard.com

Sponsor

Back
Top