strumento o un programma che può cambiare a verilog Spice netlist

[xiantongma]

Sono in digitale gruppo di lavoro del progetto,
hanno bisogno di cambiare Spice verilog netlist,
in modo che possa simulare solo bisogno digitale simulatore strumento, come vcs, modsim
strumento o un programma che può cambiare a verilog Spice netlist

grazie

 

[paulki]

Salve,
Controlla questo link:
http://www.eetimes.com/story/OEG20000621S0015

I dont think qualsiasi Verilog Netlist è generato con strumenti di SPICE Netlist.
E anche lo strumento costo sarebbe molto elevato.Meglio procurarsi uno AMS licenza di cadenza o di Synopsys segnale misto Simulazioni (AMS licenza può fare misto analogico-digitale del segnale simulazioni, piuttosto che per la conversione Spice erilog)

-Paolo

 

[tariq786]

Di solito le persone che l'altra via.Questa è che esse generano spezie netlist da verilog.

Ma ciò che ha detto è possibile utilizzare script perl.Per facilità di progettazione, assicuratevi di specificare spezie netlist in termini di circuiti sotto.Ad esempio, considerare i seguenti hspice netlistX0 n1 n2 dout_4 nand2X1 n3 n4 n5 dout_3 nand3X2 N6 N7 N8 dout_2 nand3X3 N9 N10 dout_1 nand2X4 N12 N13 N11 nor2X5 N11 N15 N14 nor2. subckt nand2 n1 n2 dout
m0 dout n1 VDD VDD pmos l = 250e-9 w = 500e-9
m1 dout n2 VDD VDD pmos l = 250e-9 w = 500e-9
m2 dout n2 n_i 0 nmos l = 250e-9 w = 500e-9
m3 n_i n1 0 0 nmos l = 250e-9 w = 500e-9
. finisce nand2. subckt nor2 n1 n2 dout
X789 n1 n1_inv inv
X790 n2 n2_inv inv
X791 n1_inv n2_inv dout e2
. finisce nor2
Una spezia file come questo è facile da convertire in porta livello verilog utilizzando script in Perl, poiché è sufficiente per scrivere le righe in un formato diverso per esempio

X5 N11 N15 N14 nor2 può essere scritto in porta livello verilog come

né uinst_X5 (N11, N15, N14)Hope it helps.

 

[itsmeteja]

Magma Design Automation ha qualche cavaliere converters.One della utilità nel cavaliere convertitori è spice2verilog utilizzando quale si può convertire la spezia netlist al verilog.But la licenza costa molto ..

 

[xiantongma]

script perl ideale è buono, mi è writting perl, chang analogici. cdl cambiamento in Verilog