Strong PLL jitter sul AMCC405EP CPU

M

mr_ghz

Guest
Ciao a tutti

Ho progettato una scheda CPU con una AMCC 405EP controller.Il consiglio di tutto funziona bene con Linux e QT.

Da EMC test abbiamo visto uno strano comportamento del consiglio di amministrazione: L'orologio 266MHz CPU ha un jitter forte su di esso, ma l'orologio 66MHz di ingresso non è.

Lascia che ti spieghi il disegno un po 'di più: La SYSClk CPU è guidato da un crystaloscillator 66MHz.Pegel, jitter tutto OK.Il PLL all'interno della CPU viene eseguito su una frequenza di 800MHz VCO (66MHz * 12).Il divisore in avanti è impostato su: 3 questo dà la corefrequency di 266MHz.Su tutte le frequenze che vengono creati da questo coreclock (MemClk, PLBClk, ...) I misurare il jitter.Il jitter sembra un loopfilter instabile del PLL.

PLL ha un separete VCC, come indicato nel foglio, anche il rumore di approvvigionamento è bassa.

Il PLL è un po 'di tunebits' che non sono chiaramente descritte nel foglio.Quando utilizzo i valori dati -> jitter si verifica.L'ho giocato un po 'con il tuningbits.Ho trovato varie combinazioni di raffreddamento che va bene (anche da / riscaldamento del consiglio, su-e sottotensione).

Qualcuno sa fare questo comportamento di questa CPU?
Qualcuno sa fare l'esatto significato di questi tuningbits?
Qualche idea in più?

Grazie in anticipo

 

Welcome to EDABoard.com

Sponsor

Back
Top