SSN enorme?

[power-twq]

Ciao, tutti gli amici di tutto il mondo:

Io credo che un chip con un clock comune a tutte le unità possono DFFs

hanno enormi interno simultanea il rumore di commutazione,

perché molti buffer di clock molti (per esempio, 1000 buffer) andrà ad alta o

vai a basso contemporaneamente con tasso di velocità molto molto elevato (per esempio:

0.3ns), che genererà Hugh simultanea il rumore di commutazione

sulla fornitura di chip di alimentazione core, qual è l'effetto del rumore

skew albero dell'orologio, ritardo circuito logico's ......Sento che sarà

portare a un chip inaffidabili.

Sei ha qualche suggerimento su questo proble.

con i migliori saluti

 

[arunragavan]

che cosa il vostro dire è .. ritoquando ci sono soo DFFs molti.il naso che è procuded ..Voglio dire il rumore swithcing è elevato ..è così la potenza di commutazione ad esso associati .. ma non sarà possibile avere orologi separati per tutti i DFFs nel design, ma sarebbe meglio se vi è un disegno in cui ci sono diverse a livello locale, con frequenza di clock domini DFFs vista funzionale simile velocità di funzionamento.

In questo modo lo skew connessi al fatto che un orologio a guidare l'intera circuitary con trascurabile e, al tempo stesso tempo di commutazione sarà meno e quindi ci sarà una riduzione del rumore additivo associato al passaggio di questi DFFs.

l'accento su l'orologio globale può essere minimsed da questo disegno, come ci wud essere diversi orologi di guida locale i circuiti buffer.

errori di sincronizzazione, ma devono essere evitate.proponente l'uso sincrono token ring configurazione base o FIFO asynch per la comunicazione tra le diverse unità.

per quanto riguarda,