SRAM ancora una volta

[mech]

Qualcuno può dirmi la testa per dividere una grande memoria (SRAM) in due piccole dimensioni di memoria (SRAM).Per esempio, se a dividere una SRAM 2K in due 1K SRAM, ho il doppio della larghezza di banda.Il come sulla testa, come la logica bist, ATE tempo di esecuzione, ecc

Grazie.

 

[mech]

chiunque può aiutare?

 

[johnz]

area di due 1k SRAM è più grande di 2K SRAM dovuto a un aumento della linea e la logica di decodifica di colonna.

 

[dr_dft]

Se la topologia della 2 istanze della SRAM 1k è la stessa della SRAM 2k, teoricamente la logica bist può essere identico in entrambi i casi, e il tempo di prova sarebbero identiche.
Se si divide la larghezza 2K SRAM-saggio, in cui ogni istanza 1k SRAM ha la metà dei bit di dati, come la SRAM 2k, allora si può guidare la metà superiore dei dati bist ad una istanza e la metà inferiore a l'altra istanza, senza cambiare nel controllore bist.Con qualche modifica nel controller bist, è possibile verificare sia 1k-SRAM contemporaneamente, risparmiando qualche area bist.
Se si divide la profondità 2K SRAM-saggio, in cui ogni istanza 1k SRAM ha la metà dello spazio di indirizzi come il SRAM 2k, allora è possibile utilizzare il bit superiore indirizzo bist di selezionare quali 1k esempio SRAM si accede senza alcun cambiamento nel controller di bist nuovamente.Con alcune modifiche nella logica bist, è possibile verificare le 2 istanze contemporaneamente, riducendo nel tempo di test ATE.

 

[Thomson]

hi, dr_dft,
se io implementare un sistema con tre 512 byte SRAM come un metodo e con sei 512-byte SRAM, come l'altro metodo, allora, come per il costo di prova?Se il secondo metodo di prova dei costi aggiungere molto a quello precedente?Qui ignorare il costo altre logiche 'di prova!Thomson

 

[dr_dft]

Hi Thomson,
Dipende se si prova il SRAM in serie o in parallelo tutte le SRAM.Se si prova li in serie, il tempo di prova sarà moltiplicare per il numero di istanze.Se si prova contemporaneamente, è necessario aggiungere una logica extra BIST, ma la logica extra non è troppo grande.
Maggior parte degli strumenti di inserimento BIST in questi giorni (LogicVision, Mentor Graphics, ecc) permettono di costruire un controller BIST che possono testare tutte le istanze contemporaneamente, quindi se potete permettervi la logica extra, ti farà risparmiare tempo in prova, e quindi dei costi di prova .

 

[Thomson]

dr_dft ha scritto:

Hi Thomson,

Dipende se si prova il SRAM in serie o in parallelo tutte le SRAM.
Se si prova li in serie, il tempo di prova sarà moltiplicare per il numero di istanze.
Se si prova contemporaneamente, è necessario aggiungere una logica extra BIST, ma la logica extra non è troppo grande.

Maggior parte degli strumenti di inserimento BIST in questi giorni (LogicVision, Mentor Graphics, ecc) permettono di costruire un controller BIST che possono testare tutte le istanze contemporaneamente, quindi se potete permettervi la logica extra, ti farà risparmiare tempo in prova, e quindi dei costi di prova .

 

[dr_dft]

Manuali per l'utente di LogicVision o Mentor Tools vi mostrerà come impostare l'inserimento BIST.Giocando con gli strumenti e parlare con AES è modo migliore per ricevere le ultime notizie.
Buona fortuna.

 

[eeeraghu]

dipende dalla lettura / scrittura di logica, anche qui se diviso i dati e le vie indirizzo e persino gli aumenti logica di controllo.per cui vi è un uso ma utilizzando due arieti utilizzare una sola raddoppiando il percorso dei dati, vale a dire se è stato di 8 bit wide ora utilizzare 16 bit.

saluti