Spikes

[master_picengineer]

Ciao a tutti,
Si prega di chi può rispondere a queste 2 domande:

1 - Per una tecnologia a 65 nm (Alimentazione di 1 V) ho ottenuto picchi di 0.2V.In generale, per un determinato approvvigionamento d'energia da cui percentuale si considera punte pericolose per i nostri circuiti?
2 - Per un cancello, Spikes in uscita può essere ridotto aumentando l'Autunno / tempo di salita dei segnali di ingresso.Non mi piace questo coz soluzione che richiedono, diminuendo la frequenza.Does anybody know un'altra soluzione?

Grazie in anticipo per il vostro tempo.
Saluti,

 

[A. Anand Srinivasan]

circuito diverso hanno differenti requisiti di controllo spike per i circuiti digitali sono soprattutto legati al margine di rumore e il consumo energetico ....

Non capisco cosa intende quando u u riguardano autunno / tempo di salita con una frequenza please elaborate vostra opinione ...

 

[master_picengineer]

Ciao A. Anand Srinivasan,
Lasciate prendere in considerazione una porta NAND e si vuole determinare la frequenza massima di ingressi è quella porta che supportano.Supponiamo che questa frequenza è F. Con una tale freq il segnale in uscita dà buoni risultati ma ha punte.Sappiamo che l'inserimento inverter risolve il problema però in introduce ulteriore ritardo.Un'altra soluzione che ho trovato è quello di aumentare il tempo di caduta aumento degli ingressi che portano per la contrazione della larghezza di impulso già specificato.Questo significa che dobbiamo diminuzione della frequenza.
Ora che tutto è chiaro, qualcuno può rispondere alle mie 2 domande?

Grazie in adavance.