Spartan 3E Starter Kit - Need Help!!

[Mystery2703]

Salve,

Sono molto nuovo FPGA e fare del mio meglio per imparare.Ho scritto un semplice programma Verilog a lampeggiare il LED sul Spartan 3E Starter kit.

Pre e Post risultati della simulazione sembra bene, ma quando ho la mappatura del flusso di bit su FPGA LED si accende ma non lampeggia.Non capisco che cosa sto facendo male.Può essere you guys can help me out!

Modulo beep1 (clk, SPK);
input clk;
SPK di uscita;
parametro clk_divider = 50000000/440/2;

reg [20:0] tono = 0;
sempre @ (clk posedge) tono tono = 1;reg [14:0] counter = 0;
sempre @ (clk posedge) if (contatore == 0) counter <= (tono [20]? clk_divider-1: clk_divider/2-1);
else counter <= counter-1;

reg SPK = 0;
sempre @ (clk posedge) if (contatore == 0) spk <= ~ SPK;endmoduleSto usando a bordo di 50 MHz di clock, come il mio segnale di ingresso "clk" e di uscita del segnale "spk" è collegato a bordo LED.

 

[Zape]

Non ho familiarità con Verilog, che è il valore che si sta caricando in quando il contatore contatore è 0?.

Quale è la frequenza desiderata lampeggiante?

 

[Mystery2703]

Grazie per la risposta Zape

Io sono carico del segnale "spk" valore quando contatore è pari a zero.e la frequenza lampeggiante è di circa 440Hz.

In realtà ho cercato semplice programma, come pure dove LED dovrebbe lampeggiare quando MSB di X segnale [15] toggel (X è l'incremento a fronte positivo di clock 50MHz a bordo), ma per qualche ragione LED si accende e rimane in questo stato.Sui risultati di altre simulazioni mano sono OK.

Ho controllato il segnale di clock, nonché dal ruuning il programma originale di starter kit e il suo lavoro perfettamente bene.

Suppongo qualcosa di sbagliato nel mio programma o le impostazioni di configurazione !!!!!!Aggiunto dopo 2 minuti:Sorry ho frainteso la tua domanda .. Zape

Io sono carico clk_divider - 1 nel contatore contatore quando è 0 clk_divider else / 2 - 1

 

[j_andr]

Mystery2703 ha scritto:

e la frequenza lampeggiante è di circa 440Hz

 

[Mystery2703]

Sorry ho frainteso la tua domanda .. Zape

Io sono carico clk_divider - 1 nel contatore contatore quando è 0 clk_divider else / 2 - 1Aggiunto dopo 18 minuti:Sorry ho frainteso la tua domanda .. Zape

Io sono carico clk_divider - 1 nel contatore contatore quando è 0 clk_divider else / 2 - 1Aggiunto dopo 1 ore e 30 minuti:J si aveva ragione.Ho diminuito la frequenza di lampeggiare e il suo lavoro bene sul bordo.

Non ero a conoscenza del minimo tasso di LED lampeggiante.

Thanks for help

 

[Zape]

Il problema non è il tasso di lampeggiante del LED, il problema è l'occhio umano

 

[racman]

salve,

Sono studente EE 5 anni e avremo un problema in FPGA ad attuare il nostro progetto e non sappiamo ancora la FPGA...
Il nostro design è un sistema di code in uscita con il numero del suono, l'ingresso è venuta dal passaggio pulsante e poi si mostrerà con matrice di punti così come lo dicono i numeri...
A causa di questo problema si utilizzerà un FPGA per corrispondenza con il PCM e PWM per visualizzare una lettura del suono...
mi potete aiutare per questo problema?... quello che FPGA e PWM che possiamo utilizzare per attuare questo disegno

grazie per l'aiuto!...
^ _ ^