sintesi linea di ritardo

[steven852]

Salve,

Volevo sintesi di una linea di ritardo, ad esempio, 2PS ritardo in una libreria standard, nel mio modulo.Dopo la compilazione, tutto sembrava tranne che trovare la linea di ritardo non è a posto.Nessun errore è stato segnalato.Ero perplesso perché non si fece vedere.Così ho fatto un altro modulo molto semplice, contiene solo una linea di ritardo che collega l'ingresso e l'uscita.Non esistono ancora layout linea di ritardo, ma compilatore design restituito un avviso dice di "input" è il collegamento diretto alla produzione ".

Come spiegare questo e come sintesi della linea di ritardo?

 

[jackson_peng]

utilizzare il comando set_min_delay per aggiungere condizionare il percorso di ritardo;

per l'alimentazione-path througth, utilizzare set_fix_multiport per aggiungere buffer il feed-through ..

 

[steven852]

Grazie.Se si utilizza il set_ * comando in DC, si generano hardware aggiuntivo dopo la sintesi?Inoltre, voglio sapere perché il ritardo non si fece vedere.Ulteriore aiuto è apprezzato.

Grazie