sintesi con il compilatore design

C

cosmonutt

Guest
salve,

una domanda di carattere generale in materia di sintesi.Spero davvero che qualcuno risponderà presto, però, il mio lavoro a scuola è bloccato a causa di questo!
Ho un disegno gerarchico.vi è un modulo di livello superiore.ci sono alcuni, diciamo quattro, livello intermedio moduli M1, M2, M3, M4.e alcuni piccoli sottomoduli dire S1, S2 e S3.di sintetizzare il primo progetto creato i netlist sintetizzata per la sottomoduli S1, S2, S3.Poi ho sintetizzato la M1 modues, m2, ecc.lettura della netlist già sintetizzato di S1, S2, S3 in loro.S1, S2, S3 sono utilizzati in più moduli di livello intermedio M1, M2 ecc, quando ho finalmente sintetizzare il modulo di livello superiore che si unisce a soli moduli sub M1, M2 ecc al livello più alto, ho letto nella netlist sintetizzata per i moduli M1, M2, M3 e M4.Tuttavia, l'ho netlist get non è unica.in particolare, i sottomoduli M1, M2, M3, M4 sono casi unici vale a dire che sembrano essere stati uniquified.Tuttavia, il livello più basso sottomoduli S1, S2, ecc non lo sono.quando faccio uniquify presso la I superiore sintesi a livello ricevi un messaggio di avviso che dice qualcosa come modulo S1 si verifica in m3 modulo di prima e, quindi, saranno ignorati.

Quale potrebbe essere la ragione di questo, e come devo fare per ottenere una netlist unico?

grazie! [/ u]

 

Welcome to EDABoard.com

Sponsor

Back
Top