sincrono design divisore di frequenza.

[nathanee]

Ciao a tutti,

Si prega di aiuto per suggerire circuito di riferimento o di carta di frequenza design divisore sincrono, che è a 8 bit.

Il progetto dovrà essere entrata schmatic invece di HDL.

Grazie in anticipo.

Regolamenti di base;
-Nathan

 

[eda_wiz]

che u fequency vogliamo ottenere?

 

[nathanee]

La frequenza viene utilizzato in PLL, quindi la gamma di frequenza da 100MHz a 500MHz.

BR,
-Nathan

 

[eda_wiz]

Ho intenzione di chiedere ...dire la frequenza di ingresso è X. allora qual è la interms frequenza di uscita di X necessarie per il divisore freuency.

 

[Syncom]

quale libro di riferimento che posso fare riferimento?

 

[eda_wiz]

Syncom ha scritto:

quale libro di riferimento che posso fare riferimento?

 

[AlexWan]

ciao,

Questo è un documento denominato "Clock Divisori Made Easy".
SNUG Boston, 2002.
Ci dispiace, ma è necessario il login per visualizzare questo attaccamento