simulazione layout Post

C

cafukarfoo

Guest
Ciao Sir / Madam,

La mia simulazione post layout passano, ma ho visto alcune delle logica interna è "Z" e "X"
da un certo tempo.

È questo un problema?.

Grazie

 
Salve,
Simulazioni passati e ancora si possono vedere alcuni segnali sono Z o X, in quanto non sono beening utilizzati o non in prova.
Alcuni timo, che può essere accettabile, se intenally UPI tri hanno dichiarato un segnale attraverso la progettazione o di alcuni segnali sono un initilized.ma in alcuni casi che potrebbero essere problemi.
Qui è necessario verificare la copertura del tuo banco di prova, se si sente sicuro di aver coperto tutte le caratteristiche, allora si può ignorare questa X e Z.

 

Welcome to EDABoard.com

Sponsor

Back
Top