S
socware
Guest
Ciao,
Sono uno studente laureato, e mi è stato dato per la progettazione di un 1a Ordine 1-bit ADC sigma-delta, come il mio progetto.
Mi è stato fornito con uno operativo Transc.Ampli (OTA):
Consumo di energia statica = 4,6458 mW,
DC = 60 dB di guadagno,
ω-3dB = 476.6KHz,
Margine di fase = 56,427 dB (125 gradi)
Output swing = 687,304 mV
Ingresso Tensione offset UV = 4,693
e un Comparator: offset = 30mV
Il compito è quello di progettare un integratore SC, un 1bit flash ADC e un
1-bit DAC. La decimazione filtro sarà attuato utilizzando MATLAB / Simulink
Specifiche:
Il convertitore A / D deve fornire almeno 50dB SNR (rapporto segnale
/ rumore) su un segnale di banda 100kHz.
Tecnologia: 0,18 um CMOS UMC
Tensione di alimentazione: 1,8 V
Minima frequenza di campionamento: 64 MHz
Ingresso differenziale gamma: 1Vppd
Potenza dissipata: meno di 30 MW
per favore qualcuno può mi guida su come procedere e anche se qualcuno ha permeabili alcuni esempi.
Grazie
Sono uno studente laureato, e mi è stato dato per la progettazione di un 1a Ordine 1-bit ADC sigma-delta, come il mio progetto.
Mi è stato fornito con uno operativo Transc.Ampli (OTA):
Consumo di energia statica = 4,6458 mW,
DC = 60 dB di guadagno,
ω-3dB = 476.6KHz,
Margine di fase = 56,427 dB (125 gradi)
Output swing = 687,304 mV
Ingresso Tensione offset UV = 4,693
e un Comparator: offset = 30mV
Il compito è quello di progettare un integratore SC, un 1bit flash ADC e un
1-bit DAC. La decimazione filtro sarà attuato utilizzando MATLAB / Simulink
Specifiche:
Il convertitore A / D deve fornire almeno 50dB SNR (rapporto segnale
/ rumore) su un segnale di banda 100kHz.
Tecnologia: 0,18 um CMOS UMC
Tensione di alimentazione: 1,8 V
Minima frequenza di campionamento: 64 MHz
Ingresso differenziale gamma: 1Vppd
Potenza dissipata: meno di 30 MW
per favore qualcuno può mi guida su come procedere e anche se qualcuno ha permeabili alcuni esempi.
Grazie