separate per motivi di blocchi analogici e digitali

[calculus_cuthbert]

Salve,

Io sono la progettazione di una LC VCO che è seguita da un divisore di frequenza.E 'necessario avere separato per motivi blocchi analogici e digitali?

Se è quindi come si dovrebbe fare nel layout, senza usare un triplice processo di bene?Il substrato è comune a blocchi analogici e digitali ..così è possibile avere altri motivi e senza un triplice processo?

Grazie.

 

[sanredrose]

calculus_cuthbert ha scritto:

Salve,Io sono la progettazione di una LC VCO che è seguita da un divisore di frequenza.
E 'necessario avere separato per motivi blocchi analogici e digitali?Se è quindi come si dovrebbe fare nel layout, senza usare un triplice processo di bene?
Il substrato è comune a blocchi analogici e digitali ..
così è possibile avere altri motivi e senza un triplice processo?Grazie.

 

[Pat_Mustard]

Dipende dal processo, tuttavia se si dispone di una profonda trincea opzione, quindi mi sento di raccomandare l'immissione nei pressi di uno guardring digitali sezione legata al digitale GND, quindi disegnare un anello di profonda trincea isolamento (in contrapposizione alla trincea isolamento superficiale [STI]), quindi un altro guardring circa il fuori legata a GND analogico.Va notato che il più grande l'anello di profonda trincea isolamento meno efficace è, quindi se il tuo è grande digitali e analogici relativamente piccolo quindi trarre le guardring / DTI / guardring intorno alla struttura analogico con il GNDs scambiati.

È possibile che sia necessario guardare il processo manuale di come arrivare a superare questi LVS, probabilmente vi è un substrato di denominazione strato è possibile utilizzare.

 

[Adamar]

Salve!
I'm uso Calibro per la verifica, e
sono interessati vi è qualcosa di simile calibro JoinNets in quanto è in Assura?
triple e aggiungere nuovi strati GR, non è reale, perché non riesco a modificare il layout ...

diversi bocca fa abbiamo avuto problemi con A & D motivi, ma abbiamo utilizzato Assura, e utilizzando in joinnets virtualmente schematica ci hanno collegato questo reti, e nel layout abbiamo collegato da strato di metallo, e come resutl VL è stato corretto, RCX corse, ADC e SD sono state fatte))

 

[saro_k_82]

In aggiunta a tutti i Consigli, si dovrebbe usare per la LMC flops divisori ad alta frequenza.Essi sono resistenti al substrato di rumore e di introdurre substrato poco rumore.Se non richiederebbe quindi due motivi.Questo è solo il trattamento del problema a livello della directory principale.

 

[calculus_cuthbert]

Ciao a tutti,

Grazie per i vostri suggerimenti.

Sto usando un pre progettato JK flip flop per la progettazione di un divisore di frequenza.Quindi non posso cambiare il flip flop.Come faccio a procedere, allora?

Come faccio a ridurre il rumore del substrato?Non ho la possibilità di utilizzare un processo ben tripla.

Non so la tecnica di mettere un anello di guardia.per favore qualcuno potrebbe aiutarmi?Che cosa fa un anello di guardia fare?in che modo inferiore substrato rumore?e come e dove devo mettere la guardia anello ..

Grazie

 

[deepak242003]

Adamar ha scritto:

Salve!

I'm uso Calibro per la verifica, e sono interessati vi è qualcosa di simile calibro JoinNets in quanto è in Assura?

triple e aggiungere nuovi strati GR, non è reale, perché non riesco a modificare il layout ...diversi bocca fa abbiamo avuto problemi con A & D motivi, ma abbiamo utilizzato Assura, e utilizzando in joinnets virtualmente schematica ci hanno collegato questo reti, e nel layout abbiamo collegato da strato di metallo, e come resutl VL è stato corretto, RCX corse, ADC e SD sono state fatte))

 

[calculus_cuthbert]

Deepak ringrazio ..

potrebbe spiegare come guardia anelli aiutare isolare i motivi?

Inoltre devo ntap di anelli di guardia o ptap guardia anelli attorno al digitale blocco?

 

[climber73]

Nel calibro, è possibile selezionare CONNECT NET PER NOME da LVS OPZIONE.

Bye bye