selezione scala del tempo in Verilog

[rama_bing]

Come selezionare lasso di tempo (unità di tempo / precisione il tempo) per un dato disegno?
Grazie.

 

[ljxpjpjljx]

it releated alla tua precisione di simulazione!

 

[rama_bing]

Grazie per la vostra risposta.
Credo che abbiamo bisogno di precisione solo per le simulazioni post layout con annotazione SDF (per favore correggetemi se sbaglio).
Vi sono altre situazioni in cui la precisione è importante?
Quali sono i fattori che dobbiamo prendere in considerazione durante la selezione i tempi per la simulazione?
Thank you ..

 

[CNZ]

Cordiali saluti

per RTL, 1ns/10ps
per GLV, 1ns/1ps

 

[Syswip]

Quote:Vi sono altre situazioni in cui la precisione è importante?

 

[skyfaye]

Scegliendo la scala adeguata tempo è molto importante.Non sarà solo l'impatto della correttezza della vostra simulazione, ma anche il tempo necessario per la vostra simulazione.Facciamo un esempio.Se il vostro intero progetto consiste in un singolo file ed è solo la logica seguente:

sempre @ (posedge clk) begin
if (! rst_l)
cpu_interrupt <= # 1 1'b0;
altro
cpu_interrupt <= # 1 s2m_interrupt;
fine

Allora il tuo lasso di tempo può essere 1ns/1ns.

Ma se il codice è come questo:

sempre @ (posedge clk) begin
if (! rst_l)
cpu_interrupt <= # 1.5 1'b0;
altro
cpu_interrupt <= # 1.5 s2m_interrupt;

Allora il tuo bisogno di essere 1ns/100ps lasso di tempo.

Per entrambi gli esempi, si può avere ancora più bello lasso di tempo (1ns/1ps ad esempio) e la simulazione sarà ancora lavoro, ma inutilmente rallentare la simulazione.

- Hung