ritardo valore in Verilog sul lato sinistro o destro lato destro

[raviram80]

Hi All,

Volevo sapere le differenze tra i Verilog seguenti costrutti

1.X = 5 Y #;

2.# 5 X = Y;3.X <= # 5 Y;

4.# 5 X <= Y;

Please let me know

Grazie,

 

[Syswip]

Hi raviram80,

Troverete la spiegazione dettagliata qui:

http://www.see.ed.ac.uk/ ~ Gerard / Teach / Verilog / mjta / Gateway / html / delays.html ritardi #

Bests,
Tiksan
http://syswip.com/